[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及具有较低介电常数的半导体器件的制造方法。

背景技术

在集成电路工艺中，有着热稳定性、抗湿性的二氧化硅一直是金属互连线路间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，相对于元件的微型化及集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻(R)及电容(C)所产生的寄生效应，造成了严重的传输延迟(RC Delay)及串音(Cross Talk)，在130纳米及更先进的技术中成为电路中讯号传输速度受限的主要因素。

因此，在降低导线电阻方面，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，已被广泛地应用于连线架构中来取代金属铝作为导体连线的材料。

另一方面，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。因此，便使用低介电常数(low k)的材料来形成层间介电层(ILD)及内金属介电层(IMD)。在US20080061438的美国专利文件中，我们可以发现更多的关于低介电常数材料的相关信息，低介电常数材料包括氟硅玻璃(FSG)、碳掺杂的氧化硅(BlackDiamond)、以及氮掺杂的碳化硅(BLOK)等，通常用于金属互连线路的绝缘层。在现有的技术中，绝缘层结构可以参考图1，衬底200；形成在衬底200上的铜金属层210；形成在所述衬底200表面并覆盖所述铜金属层210的氮掺杂的碳化硅层120；形成在氮掺杂的碳化硅层120表面的碳掺杂的氧化硅层130。

随着集成电路工艺进入65纳米及以下工艺节点，需要进一步降低集成电路的传输延迟，而在现有工艺条件下，以例如碳掺杂的氧化硅为例，其介电常数一般只能降低至2.7以上，无法满足半导体器件的要求。

发明内容

本发明解决的问题是提供一种半导体器件的制造方法，能够降低介质层的介电常数，降低半导体器件寄生电容，提高半导体器件的性能及其生产良率。

为解决上述问题，本发明提供了一种半导体器件的制造方法，包括：提供衬底，在所述衬底表面形成金属层；在所述衬底表面形成覆盖金属层的第一介质层；在所述第一介质层表面形成第二介质层；利用紫外光，照射所述第二介质层，降低所述第二介质层的介电常数。

可选地，所述金属层的厚度为2000埃至3000埃。

可选地，，所述金属层的材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金。

可选地，，所述第一介质层的材料选自氮掺杂的碳化硅。

可选地，所述第一介质层的厚度为150埃至300埃。

可选地，所述第二介质层的材料为碳掺杂的氧化硅。

可选地，所述第二介质层的材料为八甲基环化四硅氧烷。

可选地，所述第二介质层的厚度为2000埃至3000埃。

可选地，所述第二介质层的厚度为2600埃至2800埃。

可选地，所述第一介质层与第二介质层的形成方法为等离子增强型化学气相沉积工艺。

可选地，所述利用紫外光照射所述第二介质层的工艺参数为：采用波长范围为320纳米至400纳米的紫外光，照射温度为350摄氏度至480摄氏度，照射时间为4分钟至7分钟。

可选地，所述利用紫外光照射所述第二介质层的工艺参数还包括：在利用紫外光照射所述第二介质层时的压强为5毫托至10毫托，并同时施加有一定的反应气体；所述反应气体包括臭氧、氩气和氦气。

可选地，所述利用紫外光照射所述第二介质层是通过真空反应室来进行的。

可选地，所述利用紫外光照射后的第二介质层的介电常数小于2.8。

与现有技术相比，本发明通过使用紫外光照射介质层来降低其介电常数，从而能够降低半导体器件寄生电容，提高半导体器件的性能及其生产良率。

附图说明

图1为现有的半导体器件制造的结构示意图；

图2为本发明半导体器件的制造方法的流程示意图；

图3至图6为本发明提供的半导体器件的制造方法过程示意图；

图7为本发明半导体器件的制造方法在一个实施例中进行紫外光照射的实施示意图。

具体实施方式

从背景技术可知，本发明的发明人发现在半导体器件制造工艺中，半导体器件表面形成的层间介电层的介电常数较高，会产生寄生效应，影响半导体器件的性能。

本发明的发明人创造性地发现，通过对包含有氧化物材料的层间介质层进行紫外光照射后其分子排列会更致密，降低其介电常数。