[发明专利]沟槽式场效应管及其制备方法

说明书

技术领域

本发明涉及一种场效应晶体管，具体涉及一种垂直结构的沟槽式场效应管，属于半导体技术领域。

背景技术

功率沟槽式MOS场效应管作为一种在平面式MOS场效应管基础上发展起来的新型大功率MOS场效应管，消除了平面式MOS场效应管的寄生JFET效应，具有导通电阻减小、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等特点，是中低压大功率MOS场效应管发展的主流。

图1a为普通沟槽式场效应管100剖面结构示意图。如图1a所示，沟槽式场效应管100在N⁺硅衬底110上生长一层N-外延层120，电子由N⁺源掺杂区104流经沟道105后改为垂直方向由衬底110流出。因此，漏电极103由硅片底面的金属层109c引出，硅片表面只有金属层109b引出的源电极102和金属层109a引出的栅电极101，有利于提高集成度，其中，多晶硅栅107位于衬底硅表面的沟槽中，且沟槽多晶硅栅107被源掺杂区104和沟道区105包围，多晶硅栅107与源掺杂区104、沟道区105及外延层120之间有一栅氧化层108，用于将多晶硅栅107和有源区隔开。

图1b为沟槽式场效应管100单元结构内的寄生元件示意图，图1c为沟槽式场效应管100带有寄生元件的等效电路图，如1b及图1c所示，漏极和源极短接时的输入电容Ciss＝Cgs+Cgd，栅极和源极短接时的输出电容Coss＝Cds+Cgd，而栅极和源极短接时的反向传输电容Crss＝Cgd，随着够倒数的增加，单位面积栅电荷Qg增加，栅漏电容Cgd增大，从而增大了开关功耗，使得开关速度降低。

发明内容

本发明要解决的技术问题是，提供一种沟槽式场效应管，有效降低晶体管的栅-漏电容，从而降低开关过程中的动态损耗，提高器件性能。

为解决上述技术问题，本发明提供的沟槽式场效应管包括：第一导电类型的半导体衬底以及覆盖其上表面的第一导电类型的外延层，位于外延层内的第一导电类型的源掺杂区和第二导电类型的沟道区，被源掺杂区和沟道区包围的沟槽多晶硅栅，分别用于将沟槽多晶硅栅和有源区、体区隔开的侧间隙壁和栅氧化层，用于连接外电极的源/漏/栅电极，以及位于栅氧化层和沟槽多晶硅之间的绝缘层，其中，该绝缘层与栅氧化层和沟槽多晶硅栅均相邻接触。

本发明提供的沟槽式场效应管中，侧间隙壁(Spacer)为氮化硅或正硅酸乙酯(TEOS)热分解淀积的无定形二氧化硅。该沟槽式场效应管中，栅氧化层的厚度为绝缘层的厚度D≥栅氧化层的厚度。该结构中，绝缘层为二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种组成的混合物，通过热氧化或化学气相淀积方法沉积。

本发明提供的沟槽式场效应管中，半导体衬底的掺杂浓度大于外延层的掺杂浓度，此外，源掺杂区为重掺杂区域，其掺杂浓度约为1E21cm^-3，远大于外延层的掺杂浓度；沟道区为轻掺杂区域，其掺杂浓度约为1E17cm^-3。

作为较佳技术方案，第一半导体类型为N型，第二半导体类型为P型。

作为可选技术方案，第一半导体类型为P型，第二半导体类型为N型。

本发明还提供了一种上述沟槽式场效应管的制备方法，用以降低晶体管的栅-漏电容，从而降低开关过程中的动态损耗，提高器件性能，其步骤包括：

(1)提供第一半导体类型的半导体衬底，并在半导体衬底表面生长第一半导体类型的外延层；

(2)在外延层表面依次淀积二氧化硅及氮化硅层，并以此作掩膜在外延层表面刻蚀形成沟槽；

(3)依次沉积二氧化硅和氮化硅，并刻蚀在沟槽侧壁形成侧间隙壁；

(4)在沟槽底部沉积一绝缘层；

(5)去除外延层表面的氮化硅和二氧化硅，热氧化生长栅氧化层并在沟槽内沉积多晶硅栅，依次掺杂形成第二半导体类型的沟道区和第一

半导体类型的源掺杂区，并完成源、漏电极的制备。

本发明提供的沟槽式场效应管制备方法中，沟槽的刻蚀采用硬掩膜刻蚀或硅回蚀方法实现，且其刻蚀深度大于源掺杂区以及沟道区的深度；侧间隙壁(Spacer)为氮化硅或正硅酸乙酯(TEOS)热分解淀积的无定形二氧化硅，栅氧化层采用热氧化方法生长，其厚度为该方法中，外延层表面作为掩膜的氮化硅和二氧化硅采用湿法腐蚀或干法刻蚀方法去除。