[发明专利]共享字线的分栅式闪存

说明书

技术领域

本发明涉及半导体设计制造领域，且特别涉及一种共享字线的分栅式闪存。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。

一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减小芯片的尺寸是亟需解决的问题。

发明内容

本发明提出一种共享字线的分栅式闪存，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以降低擦除电压，避免过擦除的问题。

为了达到上述目的，本发明提出一种共享字线的分栅式闪存，其包括：

半导体衬底，其上具有间隔设置的源极区域和漏极区域；

沟道区，位于所述源极区域和漏极区域之间；

第一存储单元，位于所述沟道区与所述源极区域上方；

第二存储单元，位于所述沟道区与所述漏极区域上方，

所述第一存储单元和第二存储单元分别包括第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上，所述第一浮栅和第二浮栅相邻一端分别向上形成尖端；

字线，包括第一部分和第二部分，所述第一部分位于所述第一浮栅和第二浮栅之间，所述第二部分位于第一部分上方并向两侧延伸至所述第一浮栅和第二浮栅上方，所述第二部分与所述第一浮栅和第二浮栅的所述尖端分别形成自对准字线，所述字线和所述第一存储单元和第二存储单元由绝缘介电层隔离开。

进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元读取电压，实现第一存储位单元读取。

进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元读取电压分别为2.5V、2.5V、5V、0V和0.8V，实现第一存储位单元读取。

进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元读取电压，实现第二存储位单元读取。

进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元读取电压分别为2.5V、5V、2.5V、0.8V和0V，实现第二存储位单元读取。

进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元编程电压，实现第一存储位单元编程。

进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元编程电压分别为2.5V、10V、5V、5V和0V，实现第一存储位单元编程。

进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元编程电压，实现第二存储位单元编程。

进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元编程电压分别为2.5V、5V、10V、0V和5V，实现第二存储位单元编程。

进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加存储位单元擦除电压，实现第一存储位单元和第二存储位单元擦除。