[发明专利]混合晶向反型模式全包围栅CMOS场效应晶体管

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种混合晶向的反型模式全包围栅CMOS场效应晶体管。

背景技术

互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)器件是在将N型金属氧化物半导体晶体管(NMOS)与P型金属氧化物半导体晶体管(PMOS)集成在同一块硅片上的半导体器件。专利申请号为200610028768.5的中国专利公开了一种互补金属氧化物半导体器件。图1为该专利公开的互补金属氧化物半导体器件结构示意图。如图1所示，半导体衬底上形成有第一区域310a、第二区域310b和隔离区305。所述第一区域310a和第二区域310b并排分布，栅极340贯穿所述第一区域310a、隔离区305和第二区域310b。在所述栅极340两侧的第一区域310a、第二区域310b中分别形成源极320、350和漏极330、360。所述栅极340的材料为金属或全金属硅化物，其宽度为2-200nm，所述栅极340下面的导电沟道宽度为5-500nm。该专利的有益效果在于：在第一区域310a形成PMOS，第二区域310b形成NMOS，所述NMOS和PMOS并排分布，共用一个栅极，形成的CMOS呈方形分布，这种共栅极的分布能够有效提高晶片面积利用率。

随着器件尺寸的不断缩小，CMOS技术将常规平面CMOS器件沟道长度按比例继续缩小所面临的日益严重的挑战是如何在控制器件漏电流(I_off)的同时保持较高的电流驱动能力(I_on)并且阈值电压有很好的稳定性。短沟道效应(SCE)成为所有常规平面CMOS器件按比例进一步缩小所难以逾越的一道障碍，它导致器件特性的退化，为进一步缩小常规平面CMOS器件设置限制。

绝缘体上硅(SOI，Silicon On Insulator)是指以“工程化的”基板代替传 统的体型衬底硅的基板技术，这种基板通常由以下三层构成：薄的单晶硅顶层，在其上形成蚀刻电路；相当薄的埋层氧化层(BOX，buried oxide)，即绝缘二氧化硅中间层；非常厚的体型衬底硅衬底层，其主要作用是为上面的两层提供机械支撑。由于SOI结构中氧化层把其上的硅膜层与体型衬底硅衬底层分隔开来，因此大面积的p-n结将被介电隔离(dielectric isolation)取代。源极(sourceregion)和漏极(drain region)向下延伸至埋层氧化层，有效减少了漏电流和结电容。对于沟道长度以纳米为长度单位的器件来讲，主要由栅极电场来控制沟道电导而不受漏极散射电场影响变得非常重要。对于SOI器件来讲，不管是采用部分耗尽还是全耗尽设计，均可以通过减小硅的厚度改善上述问题。与常规平面CMOS器件相比，基于沟道反型工作模式的双栅或三栅鳍形场效应管具备很好的栅控制及按比例缩小能力，可以作为22nm及以下节点可供选择的器件。其中，反型模式场效应晶体管，其源区和漏区的杂质掺杂类型与沟道杂质掺杂类型不同，导电载流子为少数载流子(少子)，源区和漏区分别于沟道之间存在PN结。此结构器件目前应用最为广泛。