[发明专利]位线及非易失性存储器的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及位线及非易失性存储器的制造方法。

背景技术

非易失性存储器在供电电源关闭后仍能保持片内信息；在系统电可擦除和可重复编程，而不需要特殊的高电压；非易失性存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

目前的非易失性存储器中，位线和字线通常呈正交构造，该构造有助于存储单元面积的降低。在中国专利申请200910002581.1中就提及了一种具有正交位线和字线结构的非易失性存储器。参照图1所示，所述非易失性存储器中，在衬底11表面形成有沿第一方向延伸的位线14以及沿第二方向延伸的字线16，所述第一方向和第二方向正交，所述字线14和位线16间形成有绝缘层15。在各位线14之间形成有绝缘层12，所述绝缘层12具有ONO叠层结构，其依次包括氧化层12A、氧化层12A上的氮化层12B以及氮化层12B上的氧化层12C。所述绝缘层12位于字线16下的部分还作为栅极(图未示)绝缘层发挥作用。

现有的一种非易失性存储器的制造方法，是先形成位线再形成与之正交的字线。所述形成位线的过程包括：首先在已形成有上述ONO叠层结构的衬底上形成导电层，其通常为多晶硅。接着，在所述导电层上形成遮挡层，其通常为氮化硅。然后，图形化所述遮挡层及导电层，暴露出待形成位线的区域。以及，对所述衬底进行离子注入，由于有所述遮挡层的存在，注入的离子仅会进入待形成位线的区域。在完成离子注入后，所述导电层及遮挡层的两侧就形成了位线。

在对基于上述制造方法获得的非易失性存储器的检测中发现，其位线的电阻较大。相应地，该非易失性存储器工作时，位线上扰乱的情况也时有发生。并且，该非易失性存储器的编程速度和擦除速度也受到影响。基于以上情况，该非易失性存储器的可靠性较低，其在可靠性测试中的通过率也较低，影响了该产品的良率。

发明内容

本发明解决现有技术非易失性存储器的位线电阻较大影响其可靠性，且不易通过可靠性测试而影响良率的问题。

为解决上述问题，本发明提供一种位线的制造方法，包括：

在已形成有ONO叠层结构的衬底上形成第一导电层；

在第一导电层上形成第一遮挡层；

蚀刻所述第一遮挡层及第一导电层，暴露出待形成位线的区域；

进行第一离子注入形成轻掺杂位线；

继续在所述衬底上形成第二遮挡层；

蚀刻所述第二遮挡层，暴露出轻掺杂位线；

进行第二离子注入形成重掺杂位线。

相应地，本发明还提供一种非易失性存储器的制造方法，包括上述位线的制造方法。

与现有技术相比，上述位线及非易失性存储器的制造方法具有以下优点：通过两步离子注入，特别是第二离子注入进一步降低了位线电阻。由于位线电阻的降低，位线扰乱的情况得以改善，相应地，产品良率也获得了提高。并且，位线电阻的降低，也使得编程及擦除的速度得以提高。

附图说明

图1是现有技术的一种具有正交位线和字线结构的非易失性存储器；

图2是本发明位线的制造方法的一种实施方式流程图；

图3至图12是本发明非易失性存储器的制造方法的一种实施例示意图。

具体实施方式

参照图3所示，本发明位线的制造方法的一种实施方式包括：

步骤s1，在已形成有ONO叠层结构的衬底上形成第一导电层；

步骤s2，在第一导电层上形成第一遮挡层；

步骤s3，蚀刻所述第一遮挡层及第一导电层，暴露出待形成位线的区域；

步骤s4，进行第一离子注入形成轻掺杂位线；

步骤s5，继续在所述衬底上形成第二遮挡层；

步骤s6，蚀刻所述第二遮挡层，暴露出轻掺杂位线；

步骤s7，进行第二离子注入形成重掺杂位线。

上述位线的制造方法的实施方式中，通过两步离子注入来形成具有低电阻的位线。在两步离子注入之间，通过形成第二遮挡层使得第二离子注入的控制更精确。具体地说，通过第二遮挡层，可以有效地控制第二离子注入的区域。

以下通过一个非易失性存储器的部分制造过程的举例对上述位线的制造方法进行进一步说明。

所述非易失性存储器的制造实施例中先形成位线，后形成与位线方向正交的字线。