[发明专利]EEPROM的存储单元及其制造方法有效
| 申请号： | 200910199991.X | 申请日： | 2009-12-04 |
| 公开（公告）号： | CN102088000A | 公开（公告）日： | 2011-06-08 |
| 发明（设计）人： | 詹奕鹏;黄声河;杨震 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/28;H01L27/115 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | eeprom 存储 单元 及其 制造 方法 | ||
1.一种EEPROM的存储单元的制造方法，其特征在于，包括步骤：
提供衬底，在所述衬底上形成氧化层；
在所述氧化层上形成分立的浮栅和选择栅；
在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；
进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。
2.如权利要求1所述的存储单元的制造方法，其特征在于，在所述氧化层上形成浮栅和选择栅包括：
在所述氧化层上形成第一多晶硅层，并且对该第一多晶硅层进行刻蚀形成浮栅和选择栅。
3.如权利要求2所述的存储单元的制造方法，其特征在于，所述离子注入包括第一次变角度离子注入和第二次变角度离子注入，其中第一次变角度离子注入形成对应所述浮栅的轻掺杂源区和漏区，第二次变角度离子注入形成对应选择栅的轻掺杂源区和漏区。
4.如权利要求3所述的存储单元的制造方法，其特征在于，所述形成栅间介质层和控制栅包括：
在所述浮栅、选择栅和衬底组成的表面上形成介质层；
在所述介质层上沉积第二多晶硅层，刻蚀该第二多晶硅层和所述介质层，形成所述的栅间介质层和控制栅。
5.如权利要求1～4任一项所述的存储单元的制造方法，其特征在于，所述变角度离子注入的角度范围为30°～60°。
6.如权利要求1～4任一项所述的存储单元的制造方法，其特征在于，所述氧化层包括高压氧化层和遂穿氧化层，所述浮栅形成于所述遂穿氧化层上，所述选择栅形成于所述高压氧化层上。
7.如权利要求3或4所述的存储单元的制造方法，其特征在于，所述第一次变角度离子注入的能量为30～40Kev，离子注入剂量为1011～1012/cm2。
8.如权利要求3或4所述的存储单元的制造方法，其特征在于，所述第二次变角度离子注入的能量为60Kev～80Kev，离子注入剂量为1012～1014/cm2。
9.一种EEPROM的存储单元，包括：
衬底，于该衬底内形成源区和漏区；
氧化层，形成于所述衬底上；
分立的浮栅和选择栅，形成于所述氧化层上；
栅间介质层和控制栅，依次形成于所述浮栅上；
源区和漏区，形成于所述衬底内；
其特征在于，所述控制栅和栅间介质层覆盖所述浮栅的顶部和侧壁。
10.如权利要求9所述的EEPROM的存储单元，其特征在于，所述氧化层包括高压氧化层和遂穿氧化层，其中，所述选择栅形成于所述高压氧化层上，所述浮栅形成于所述遂穿氧化层上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910199991.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：封闭型沟槽式功率金氧半场效晶体管结构及其制作方法
- 下一篇：沟槽形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
