[发明专利]一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构

说明书

技术领域

本发明属于微电子与固体电子技术领域，涉及可调节垂直栅SOI CMOS器件 沟道电流的叉指型结构。

背景技术

绝缘体上硅(Silicon On Insulator，SOI)是指以“工程化的”基板代替传 统的体型衬底硅的基板技术，这种基板通常由以下三层构成：薄的单晶硅顶层， 在其上形成蚀刻电路；相当薄的埋层氧化层(Buried Oxide，BOX)，即绝缘二 氧化硅中间层；非常厚的体型衬底硅衬底层，其主要作用是为上面的两层提供机 械支撑。由于SOI结构中氧化层把其上的硅膜层与硅衬底层分隔开来，大面积的 p-n结将被介电隔离(dielectric isolation)取代。源极(source region) 和漏极(drain region)向下延伸至埋层氧化层，有效减少了漏电流和结电容， 彻底消除了体硅CMOS器件的寄生闩锁效应，具有速度快、功耗低、集成密度高、 抗干扰能力强等优点，广泛应用于射频、高压、抗辐照等领域。

由于SOI材料的介质隔离，制作在厚膜SOI衬底上MOS器件上下Si-SiO₂界 面处的耗尽层没有接触，在它们中间存在一中性体区，这一中性体区使得硅体处 于电学浮空状态，产生了两个明显的二级寄生效应，一个是″翘曲效应″，即Kink 效应；另一个是器件源漏之间形成的基极开路NPN寄生晶体管效应。这种由于体 区处于悬浮状态，电势被抬高，使得碰撞电离产生的电荷无法被迅速移走的现象 叫作浮体效应。SOI CMOS器件特有的浮体效应不仅会降低器件增益，降低源漏 击穿电压，引起单管闩锁，带来较大的泄漏电流，导致功耗增加，还会引起电路 工作的不稳定，带来噪声过冲，对器件和电路性能的影响很大。

SOI CMOS器件中的浮体效应，可以通过一种具有垂直栅结构SOI CMOS器件 抑制甚至消除，如图1，2所示，即将传统结构PMOS和NMOS翻倒，从侧部露出 其体区，达到将PMOS和NMOS的体区与埋氧层分离的目的，这样一旦开孔引出体 电极便可将体区电势箝位，更为方便的是，可以根据实际需要选择接地或接源极， 这样就几乎完全消除了SOI CMOS器件中的浮体效应，大大拓展了SOI CMOS器件 的优越性。

然而，垂直栅SOI CMOS器件结构的沟道长度可以通过改动版图将其延长， 沟道宽度却由于顶层硅厚度的限制，在设计上存在瓶颈，即其最大沟道宽度小于 SOI衬底的顶层硅厚度，这样，就无法设计沟道宽度相对较大的垂直栅SOI CMOS 器件，对于分立的或类型相同的多个SOI CMOS器件而言，选定特定的顶层硅厚 度即可达到设计目的，但是若电路中涉及多种不同沟道宽度的CMOS器件，则必 须使其沟道宽度便于调节，这样才能达到调节垂直栅SOI CMOS器件的沟道电流 的目的。

发明内容

本发明所要解决的技术问题是：提供一种可调节垂直栅SOI CMOS器件沟道 电流的叉指型结构。

为解决上述技术问题，本发明采用如下技术方案。

一种调节SOI CMOS沟道电流的叉指型器件由多个垂直栅SOI CMOS器件并列 排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区 与NMOS区相邻；所有垂直栅SOI CMOS器件的源区位于同一侧，漏区位于另一侧； 所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。

作为本发明的一种优选方案，所述叉指型结构包括SOI衬底，以及生长在 SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所 述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS 区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离 有栅氧化层。

作为本发明的另一种优选方案，所述SOI衬底包括由下至上生长的硅衬底 层，埋层氧化层，单晶硅顶层。

作为本发明的再一种优选方案，所述栅氧化层向下延伸至埋层氧化层；所述 垂直栅区、NMOS区和PMOS区与硅衬底层之间隔离有埋层氧化层。

作为本发明的再一种优选方案，相邻的PMOS区共用一个体电极，相邻的NMOS 区共用一个体电极，所有体电极并行相连形成叉指体电极。

作为本发明的再一种优选方案，所有源区引出的源极并行连接形成叉指源 极；所有漏区引出的漏极并行连接形成叉指漏极。