[发明专利]相变存储器的猝发写方法

权利要求书

1.一种相变存储器的猝发写方法，其特征在于，所述方法给并行写入的每一位配 备一个独立的先入先出堆栈FIFO；利用FIFO作为相变存储器SET/RESET操作时 间差的缓存；所述方法包括如下步骤：

A、相变存储器采用并行写入方式；

B、并行写的每一位配备有一个独立的先入先出堆栈FIFO；

C、相变存储器外部总线以设定的频率将写入数据输入到并行写每一位对 应的FIFO中；

D、并行写的每一位从对应的FIFO中读出要写入的数据，并进行写入操 作；

E、并行写的每一位完成当前写操作以后立刻从对应的FIFO中读出下一 个要进行的写入数据，并执行下一步写入操作；

F、如果在写入过程中，并行写的任何一位对应的FIFO处于“将要满” 状态，“将要满”状态指FIFO中只能再写入一位数据，那么相变存储器发出 信号通知外部总线控制器，要求总线控制器以SET所需的频率发送数据；直 到并行写的每一位对应的FIFO都不处于“将要满”状态，则相变存储器发出 信号通知外部总线控制器，要求总线控制器恢复原有频率发送数据；

G、如果在写入过程中，并行写的任何一位对应的FIFO处于“空”状态， 即FIFO中没有数据，则停止该位写操作，直到对应的FIFO有数据，则立刻 读出该数据，进行写入操作。

2.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

步骤C中，所述设定的频率为相变存储器写“1”操作所需的频率，或 写“0”操作所需的频率，或两者之间。

3.根据权利要求2所述的相变存储器的猝发写方法，其特征在于：

写“1”操作为RESET操作，写“0”操作为SET操作。

4.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

所述相变存储器包括数条存储翼plane；

所述plane包括n个存储块block和n个先入先出堆栈FIFO，每个block 对应一个FIFO；其中，n为相变存储器并行读写位数；plane与plane之间 依靠数据总线、地址总线和控制总线连接；

所述block包括存储阵列、行列译码器及驱动电路。

5.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

所述存储器由GeSbTe、SiSbTe、SiGe、SbTe或SiSb材料构成，是以相 变为机理的存储器。

6.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

在相变存储器内部，相变存储器被分割为若干个块block，每一个block 有且只有一个写驱动电路，并且拥有独立的译码电路；即并行写入方式的每 一位写入是在相变存储器的不同block中进行的。

7.根据权利要求7所述的相变存储器的猝发写方法，其特征在于：

所述block包含有一个FIFO。

8.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

每一个FIFO单元为既保存有当前写入数据的信息、又保存有当前写入数 据的地址信息；或者FIFO单元为只保存有当前写入数据的信息。

9.根据权利要求1所述的相变存储器的猝发写方法，其特征在于：

所述外部总线及外部总线控制器具备根据控制信号调节总线频率的能 力。