[发明专利]双位快闪存储器的制作方法

说明书

技术领域

本发明涉及半导体技术领域，更具体的，本发明涉及一种双位快闪存储器制作方法。

背景技术

作为一种集成电路存储器件，快闪存储器具有电可擦写存储信息的功能，因此，快闪存储器被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常的，依据栅极结构的不同，快闪存储器分为堆叠栅极快闪存储器及分离栅极快闪存储器两种类型，这两种快闪存储器都需要将存储单元以适合本身操作的阵列进行排布，每一存储单元都用来储存单一位的数据。这种快闪存储器的存储阵列需要场氧化层或沟槽式绝缘层来分离存储单元，同时，为了提高快闪存储器的擦写效率，需要较大面积的存储单元才能得到高电容耦合比，因此，所述快闪存储器存储单元的面积较为庞大，无法有效提高存储密度。

为了提高快闪存储器的存储密度，美国专利第6538292号提出了一种双位快闪存储器的结构，通过在一个快闪存储器存储单元上形成两个对称的存储位，所述双位快闪存储器提高了存储密度。图1为现有技术双位快闪存储器的剖面结构示意图。如图1所示，两个用于存储电荷的第一电荷俘获层102和第二电荷俘获层103位于衬底100上栅极结构的两侧，并由栅介电层101隔离，所述栅介电层101使得第一电荷俘获层102和第二电荷俘获层103的存储状态不会互相影响。控制栅104位于第一电荷俘获层102与第二电荷俘获层103上方，用于控制两个电荷俘获层上电荷的注入或移除。衬底100中还形成有漏区106及源区105。所述双位快闪存储器以热电子注入的方式进行编程，以第二电荷俘获层103为例，在控制栅104及漏极106上施加高电平，并将源区105接地，热电子被充分加速并注入到第二电荷俘获层103上，完成电荷写入动作。

然而，受限于光刻工艺的最小线宽，所述双位快闪存储器的第一电荷俘获层102、第二电荷俘获层103以及栅介电层101无法形成小于光刻最小线宽的图形，因此，所述双位快闪存储器的单元面积仍然相对较大，存储密度无法提高。

综上，需要一种改进的双位快闪存储器的制作方法，以进一步提高存储密度。

发明内容

本发明解决的问题是提供了一种双位快闪存储器制作方法，栅介电层进一步减小了双位快闪存储器的单元面积，存储密度得以提高。

为解决上述问题，本发明提供了一种双位快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介电层与栅电极层，刻蚀所述栅电极层及栅介电层，形成栅极结构；侧向刻蚀栅介电层的部分区域，在栅介电层两侧形成开口；在栅电极层与半导体衬底表面形成隔离层；在半导体衬底及栅极结构上形成非掺杂的多晶硅，所述非掺杂的多晶硅填充到栅介电层的开口中，栅电极层与半导体衬底表面的隔离层将所述非掺杂的多晶硅与栅电极层及半导体衬底隔离；刻蚀非掺杂的多晶硅，仅保留位于栅介电层开口处的非掺杂的多晶硅，所述开口处的非掺杂的多晶硅形成电荷俘获层。

可选的，所述栅电极层为多晶硅，所述在栅电极层与半导体衬底表面形成隔离层具体包括：将所述半导体衬底置于氧化性气氛中并进行氧化，形成隔离层，所述隔离层为氧化硅。

可选的，所述栅介电层为氧化硅或氮氧化硅。

可选的，所述栅介电层的侧向刻蚀为各向同性刻蚀。

可选的，所述栅介电层的各向同性刻蚀为湿法腐蚀。

可选的，所述湿法腐蚀采用氢氟酸溶液，对于氧化硅，所述氢氟酸溶液中氟化氢质量分数小于或等于2％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为20至60纳米/分钟，反应时间为30至200秒；对于氮氧化硅，所述氢氟酸溶液中氟化氢质量分数为3％至5％，反应条件为：反应温度为20至25摄氏度，腐蚀速率为25至60纳米/分钟，反应时间为30至200秒。

可选的，所述栅介电层的各向同性刻蚀为各向同性干法刻蚀。

可选的，所述各向同性干法刻蚀的刻蚀气体包括CF₄、CHF₃、CH₂F₂、CH₃F、C₄F₈或C₅F₈的一种或多种的组合，对于氧化硅，所述干法刻蚀的反应条件为：反应气压为1至5毫托，气体流量为100SCCM至500SCCM，电源功率为200至1000瓦，偏置电压0至100伏；对于氮氧化硅，所述干法刻蚀的反应条件为：反应气压1至5毫托，气体流量为100SCCM至600SCCM，电源功率为250至1000瓦，偏置电压为0至100伏。