[发明专利]判断复合介电层质量的方法

说明书

技术领域

本发明涉及半导体晶圆器件制造领域，且特别涉及一种判断复合介电层质量的方法。

背景技术

在半导体工艺中，各个组件的连结主要是靠金属导线。而金属导线在集成电路组件上的连结一般称为接触窗(Contact)，导线和导线间的连结则称为内联机(Interconneet)。在半导体工艺进入深次微米领域后，随着集成电路集成度的增加，金属联机间的距离也越来越近，使的电子信号在金属导线间传送的电时间延迟(电阻电容延迟，RC Delay)，成为组件速度受限的主要原因。因此为了克服线宽渐窄所造成寄生电容的提高，具有介电常数(k)小于二氧化硅(k＝3.9)的低介电常数材料(Low-k Material)不断的被提出，最近几年，由多层低介电常数材料形成的复合介电层更成为主要发展趋势。

所述复合介电层包括一层或者一层以上低介电常数介电层和一层或者一层以上低介电常数阻挡层，其中，任意一层低介电常数介电层和低介电常数阻挡层的材料都不相同，复合介电层可包括任意层低介电常数介电层和任意层低介电常数阻挡层的组合，并且层次顺序也可任意排列；复合介电层的结构例如：半导体衬底上的硼磷硅玻璃薄膜/四乙氧基硅烷薄膜(BPSG/TEOS)作为低介电常数介电层、氮化硅薄膜作为低介电常数阻挡层、聚合物薄膜(Polymer)作为低介电常数介电层、Blok薄膜作为低介电常数阻挡层等薄膜层组成，其中Blok薄膜是一种低介电常数的铜金属阻挡层与蚀刻中止层薄膜。

现有技术中形成复合介电层的方法，可分为化学气相沉积法(ChemicalVapor Deposition，CVD)以及旋转涂布法(Spin-coating deposition，SOD)。

以化学气相沉积法为例，在晶圆的半导体衬底上化学气相沉积第一低介电常数介电层，第一低介电常数阻挡层，第二低介电常数介电层，第二低介电常数阻挡层，第三低介电常数介电层等，各层材料例如依次为硼磷硅玻璃薄膜/四乙氧基硅烷薄膜(BPSG/TEOS)、氮化硅薄膜、聚合物薄膜(Polymer)、Blok薄膜、八甲基环四硅氧烷薄膜(Octamethylcyclotetrasiloxane)等。

对于复合介电层来说，需要判断各层之间相互作用的综合效应，例如交联键结(cross link)等，以保证其质量，因此，需要复合介电层定性及定量分析；

现有的分析方法是单独针对法，每沉积一层，就对其进行一次分析，在测试晶圆上沉积单层薄膜，之后再对所述单层薄膜进行干法蚀刻或者湿法蚀刻，然后检测两种蚀刻方法的蚀刻率，从而判断所述单层介电层薄膜的质量。由于针对不同的薄膜需要多次利用测试晶圆进行不同的检测，因此这种判断方法耗费大量时间，效率较为低下，并且无法进行复合介电层的质量比较。

发明内容

本发明提出一种判断复合介电层质量的方法，可简单有效地判断复合介电层的质量，节省大量时间。

为了达到上述目的，本发明提出一种判断复合介电层质量的方法，包括下列步骤：

在半导体衬底上化学气相沉积复合介电层，所述复合介电层包括一层或者一层以上低介电常数介电层，和一层或者一层以上低介电常数阻挡层，其中，任意一层低介电常数介电层和低介电常数阻挡层的材料都不相同；

对所述复合介电层进行干法蚀刻直至露出半导体衬底，形成凹槽结构；

对所述凹槽结构的侧壁进行湿法蚀刻，形成刻蚀程度不同的侧壁结构；

对所述复合介电层的侧壁结构进行分析，以便判断复合介电层的质量。

进一步的，所述对复合介电层的侧壁结构进行分析包括：

对所述复合介电层进行初始薄膜质量分析；

对化学气相沉积步骤进行气体组成分析；

对所述复合介电层进行裂缝检查以及粘附性检查；

对所述复合介电层进行应力效应分析；

对所述复合介电层进行均匀性分析；

对所述复合介电层进行蚀刻率分析；

对所述复合介电层进行孔洞缺陷检查。

进一步的，对所述复合介电层进行初始薄膜质量分析，测试沉积10秒以内的质量与后续时间内沉积的膜层的质量之间的区别，当质量一致时，判断所述复合介电层质量合格。

进一步的，对化学气相沉积步骤进行气体组成分析采用红外线光谱分析，当SiCH₃/SiO₂为5～1时，判断所述复合介电层质量合格。