[发明专利]先进高性能系统总线连接装置及连接方法

说明书

技术领域

本发明涉及系统总线互连结构，尤其涉及一种连接不同总线的高效总线桥连接装置和连接方法。

背景技术

现在的计算机系统中，处理器及其他Master(主设备)需要与各种不同的Slave(从设备)之间交换数据。由于，AMBA(先进微控制器总线架构)中的AHB(先进高性能系统总线)协议的本质造成了一个传输命令的accept(接收)和response(响应)的耦合，即AHB上的命令在相应的Slave给出response之前，其命令是得不到AHB总线接收的。因此，当一个slave的response延时很大时，该命令就会一直占用AHB总线，使其他master对于不同slave的访问也被拖住而不能进行，造成总线效率很低。

虽然，AHB协议支持了Split(分割)的数据传输，使得不同master对不同slave的访问可以并行展开，但是这只能对同一AHB上的不同slave有效。当master和slave分别连接在AHB总线和其他总线上时，master和slave之间的数据传输需要通过一个连接于AHB11和其他总线13之间的连接装置12，如图1所示。而目前的AHB总线连接装置12，其结构框图如图2所示，无法支持master对多个slave的并行访问，所以，无法利用AHB协议的Split特性。因此，目前的AHB总线连接装置通常会造成AHB总线和另一总线的传输效率降低。

图3为使用现有技术时AHB总线的工作效率的示意图。如图3所示，在现有技术情况下，AHB总线上的多个master(图中以3个master为例)，通过AHB连接装置完成串行访问另一总线上的slave，每个master完成访问的时间为该master从发送burst(脉冲串)信息到接收到所有response所需要的时间之和，3个master串行访问另一总线上的slave所需要的总时间就是3个master完成访问的时间的总和。这就大大降低了AHB和另一总线的带宽利用率，使效率很低。

因此，业界需要一种能支持多个master并行访问，减少两侧总线等待时间，提高总线带宽利用率，进而提高两侧总线效率的总线连接装置。

发明内容

本发明的目的在于解决上述现有技术的缺陷，提供一种提高系统总线工作效率的先进高性能系统总线连接装置。

本发明的另一目的在于，提供一种支持写透特性的提高系统总线工作效率的先进高性能系统总线连接装置。

本发明的另一目的在于，提供一种提高系统总线工作效率的先进高性能系统总线连接方法。

本发明的另一目的在于，提供一种支持写透特性的提高系统总线工作效率的先进高性能系统总线连接方法。

根据本发明的一个方面，提供一种先进高性能系统总线连接装置，包括先进高性能系统总线接口处理模块，另一总线接口处理模块，连接先进高性能系统总线接口处理模块和另一总线接口处理模块的突发信息存储模块以及响应存储模块，其中，

所述先进高性能系统总线接口处理模块用于监测先进高性能系统总线上的传输信息，将信息以突发信息为单位写入所述突发信息存储模块，并为突发信息分配响应缓存通道；所述突发信息存储模块用于存储从所述先进高性能系统总线接口处理模块接收到的突发信息，并将信息传输给所述另一总线接口处理模块；所述响应存储模块包括用于缓存响应数据的多路响应缓存通道；所述另一总线接口处理模块用于从所述突发信息存储模块中提取突发信息，将突发信息发送给另一总线，同时监测响应返回，并将返回的响应数据存入对应的响应缓存通道，所述先进高性能系统总线接口处理模块从所述对应的响应缓存通道中取出所述响应数据。

所述的先进高性能系统总线连接装置，其还包括连接到所述先进高性能系统总线接口处理模块的高速缓存器，用于存储从响应存储模块返回的数据。

根据本发明的另一方面，提供一种先进高性能系统总线连接装置，包括先进高性能系统总线接口处理模块，另一总线接口处理模块，连接所述先进高性能系统总线接口处理模块和所述另一总线接口处理模块的突发信息存储模块、读响应存储模块和写响应存储模块，其中，