[发明专利]LDMOS器件及其制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种LDMOS器件结构及其制造方法。

背景技术

如图1所示，为一个常规的基于STI结构的N型LDMOS的结构。所述N型LDMOS是在N型埋层NBL上形成一N型深阱DNW，N型深阱中形成有P型阱一以及N型阱二LVNW，在阱二LVNW中形成一N型高掺杂的漏区N+，在漏区N+上形成一漏极DRAIN，在阱一中形成有P型沟道区LVPW，在沟道区LVPW中形成一N型高掺杂的源区N+，在该源区N+上形成一源极SOURCE，在所述沟道区LVPW和所述漏区N+之间的所述深阱DNW部分为漂移区，在所述漂移区上近所述漏区N+端的部分形成一浅沟道隔离氧化层，在所述漂移区上形成一栅氧化层，所述栅氧化层和所述浅沟道隔离氧化层相接，在所述栅氧化层上形成一多晶硅栅poly，该多晶硅栅poly覆盖全部所述栅氧化层和部分所述浅沟道隔离氧化层，在多晶硅栅poly两侧形成二侧墙。图中在源漏间划分出四个区域即：LCH、LA、PF、PA，所述LCH是多晶硅栅通过栅氧化层控制的沟道区部分，所述LA是多晶硅栅通过栅氧化层控制的漂移区部分，所述PF是多晶硅栅通过浅沟道隔离氧化层控制的漂移区部分，所述PA是未受多晶硅栅通过浅沟道隔离氧化层控制的漂移区部分。

所述的N型LDMOS其开态电阻主要除了受到图中所示的LCH、LA、PF、PA影响外，还受到所述深阱DNW的浓度影响。所述深阱DNW的浓度如果太高，则开态电阻小，但其击穿电压很很低，如果浓度太低，开态电阻将会很大。因为所述深阱DNW的浓度对开态电阻和击穿电压的影响是相矛盾的，所以若保持LCH，LA，PF和PA不变而用调整所述深阱DNW的浓度的方法来有效降低开态电阻将会是一个非常棘手的问题。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件，所述LDMOS器件能有效降低器件的开态电阻；本发明所要解决的另一个技术问题是提供一种所述LDMOS器件的制造方法。

为解决上述技术问题，本发明的LDMOS器件，包含：埋层、深阱、阱一、阱二、沟道区、漏区、漏极、漂移区、源区、源极、浅沟槽隔离氧化层、栅化层、多晶硅栅、离子注入层。所述埋层具有第一导电类型的；在所述埋层上形成一具有第一导电类型的深阱；在所述深阱中形成一具有第二导电类型的阱一以及一具有第一导电类型的阱二；所述阱一中形成有第二导电类型的沟道区、所述阱二种形成有第一导电类型的漏区，在所述漏区上形成一漏极；处于所述沟道区和所述漏区间的所述深阱形成漂移区；在所述沟道区中形成第一导电类型的源区，所述源区上形成一源极；在所述漂移区上靠近所述漏区端形成有浅沟槽隔离氧化层；在所述沟道区上形成一栅化层，所述栅氧化层覆盖全部沟道区和部分漂移区并和所述浅槽隔离氧化层相连接；在栅氧化层上形成一多晶硅栅，所述多晶硅栅覆盖全部所述栅氧化层和部分所述浅槽隔离氧化层；在所述浅槽隔离氧化层的正下方的所述漂移区的浅表面处形成一具有第一导电类型的离子注入层。所述离子注入层位于所述漂移区的浅表面处的深度以保证所述离子注入层对所述LDMOS器件的击穿电压的影响能忽略为度。在不影响所述LDMOS器件的击穿电压的情况下，所述离子注入层的杂质离子浓度越高越好。

本发明还提供一种所述LDMOS器件的制造方法，包括有：使用公知的方法形成所述埋层、所述深阱、所述阱一、所述阱二、所述漏区、所述沟道区、所述源区、栅氧化层以及所述多晶硅栅；在形成所述浅槽隔离氧化层包括如下步骤：

所述浅槽隔离氧化层的沟槽刻蚀工艺、清洗工艺；

在所述沟槽中进行所述离子注入层的离子注入工艺；

所述浅槽隔离氧化层生长的工艺；

所述离子注入层退火激活工艺。

本发明由于采用了上述技术方案，具有如下有益效果：由于是在所述浅槽隔离下方的所述漂移区的浅表面处注入了所述离子注入层，所述离子注入层没有到达深阱的内部，并不影响到所述深阱的掺杂浓度，这样就不会降低所述LDMOS器件的击穿电压；同时所述离子注入层存在使所述PF和所述PA区域的在导通时其线形电流大为增加，也就降低了所述LDMOS器件的开态电阻。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细的说明：

图1是常规基于STI结构的N型LDMOS器件剖面示意图；

图2是本发明LDMOS器件剖面示意图。

具体实施方式