[发明专利]金属厚度不相等的不等宽片上叠层电感

说明书

技术领域

本发明涉及微电子领域，具体是一种采用堆叠结构的叠层电感。

背景技术

目前，在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前，高品质因数的片上电感广泛应用在压控振荡器，低噪声放大器等射频电路模块中。叠层的片上电感在很大程度减少了芯片面积，降低了生产成本。

上面所述的电感器件的电感品质因数Q值是衡量电感器件的主要参数。其是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。

一般的逻辑工艺和射频工艺中，顶层金属厚度较下层金属要高。因此在此工艺上制作的叠层电感下层金属的电阻率较上层金属要大，存在较大的寄生电阻。传统的叠层电感如附图1所示，上层金属与下层金属宽度和间距相等。尽管在同样面积下实现了单层电感两倍以上的电感值，但是其品质因数和自谐振频率都比较低，因此不能很好地满足电路设计的需要。

发明内容

本发明所要解决的技术问题是提供一种金属厚度不相等的不等宽片上叠层电感，其可以实现小型化大感值的叠层电感，并保持较高的品质因数。

为解决以上技术问题，本发明提供了一种金属厚度不相等的不等宽片上叠层电感；其为两层及以上的多层结构，包括：上下层金属线圈，上下层金属线圈图形开槽部分重合；所述下层线圈的线宽与上层线圈的线宽不相等，并且上下层线圈的厚度不相等；所述上下层金属线圈在金属线末端互连。

本发明的有益效果在于：利用每层金属的电感及上下金属的互感以增加同样面积下的电感值，并通过上下层电感金属宽度不同来减小寄生电阻。本发明不仅很大程度上提高了同样面积下的电感值，而且有效地保持了较高的电感品质因数。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是现有叠层电感的俯视图；

图2是本发明实施例所述叠层电感的立体图；

图3是本发明实施例所述叠层电感下层金属间距减小的立体图；

图4是现有叠层电感通过软件仿真得到的本质因数Q值随频率变化的示意图；

图5是本发明实施例所述叠层电感通过软件仿真得到的本质因数Q值随频率变化的示意图。

具体实施方式

由于电感的品质因数可以由以下公式来推导：

Q≈wLRs]]>(公式一)

Q表示品质因数，w表示频率，L表示某一频率下的电感值，Rs表示某一频率下的电阻值。通过上下金属堆叠，可以有效地提高总的电感值。同时，通过增加下层金属宽度来尽量减少ΔRs(增加的寄生电阻)。

本发明所述的金属厚度不相等的不等宽片上叠层电感；其为两层及以上的多层结构，包括：上下层金属线圈，上下层金属线圈图形开槽部分重合；所述下层线圈的线宽与上层线圈的线宽不相等，并且上下层线圈的厚度不相等；所述上下层金属线圈通过层间通孔在金属线末端互连。

更详细的，本发明所述的金属厚度不相等的不等宽片上叠层电感立体结构(以两层金属、八角形电感为例)见图2。从图2的立体图中可以看出，上下两层电感的金属走线宽度不等，下层金属的宽度大于上层金属的宽度，且位置重合；上层线圈的厚度大于下层线圈的厚度。从图中2可以看出，本发明所述的电感从一端开始，在一层金属线圈上顺时针螺线绕到最里端，后通过层间通孔连接到下一层金属，下层金属再顺时针螺线绕致最外端，中心抽头从走线长度的1/2处(两层金属中间的连接处)通过另一层金属引出。

本专利提出一种新结构的叠层电感，利用各层金属之间的互感以增加同样面积下的电感值，并通过增加下层电感金属的宽度来减小寄生电阻。本发明不仅很大程度上提高了同样面积下的电感值，而且具有较高的电感品质因数。