[发明专利]SiGe BiCMOS工艺中的PNP双极晶体管

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种SiGe BiCMOS工艺中的PNP双极晶体管。

背景技术

在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超高频器件的很好选择，首先其利用SiGe与Si的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，工艺成本不高。因此SiGe HBT已经成为超高频器件的主力军。

PNP双极晶体管是SiGe BiCMOS工艺中除SiGe NPN HBT之外的另一种重要器件。在现有的SiGe BiCMOS工艺中，PNP双极晶体管是一种横向结构器件，以方便引出P阱形成的集电区。如图1所示，为现有PNP的器件结构示意图，为横向结构，包含了三个有源区，从左到右依次为：基极引出区(N型Sinker)、集电区和发射区，这就决定了其面积很难缩小；其发射区为一P型外延层，基区位于所述P型外延层下，并通过一N型埋层(Buried lay)和所述基极引出区(N型Sinker)相连从而引出，所述集电区和所述基区的N型埋层相连，所述基区呈L形，其宽度为沟槽深度和集电极发射极两个有源区间的横向距离和，有较长的基区宽度，使得PNP的电流放大系数较难提高。

发明内容

本发明所要解决的技术问题是提供一种SiGe BiCMOS工艺中的PNP双极晶体管，能大大缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。

为解决上述技术问题，本发明的SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括：

一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；

一基区，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述基区的宽度由所述浅槽的深度决定并和所述浅槽的深度相当，所述基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部形成一N型埋层，所述基区和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；

一发射区，由形成于所述基区上方的一P型离子注入层或再加一P型多晶硅构成，直接通过一金属接触引出所述发射区。所述发射区的P型多晶硅形成方法为：先是采用SiGe NPN工艺中的发射极多晶硅工艺生成一层多晶硅，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅成为P型并同时在其底部形成所述P型离子注入层。所述发射区的P型离子注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于1e15cm^-2、注入能量为2keV～10keV、注入杂质为硼或二氟化硼。

本发明的SiGe BiCMOS工艺中的PNP双极晶体管是一种纵向结构，通过采用所述纵向结构、加上集电区埋层结构以及场氧化层上的深阱接触，使本发明的SiGe BiCMOS工艺中的PNP双极晶体管只包含一个有源区，大大缩小了PNP晶体管的面积，本发明的PNP晶体管的面积能小于现有PNP晶体管的四分之一。另外本发明的PNP晶体管的基区宽度由所述浅槽的深度决定即本发明的基区宽度为所述发射区的P型离子注入层底部到沟槽底部的P型埋层之间的距离，而所述发射区的P型离子注入的能量为2keV～10keV、注入深度较浅，使得所述基区宽度和所述浅槽的深度大致相等，要小于现有PNP晶体管的呈L形基区的宽度，从而能使电流放大系数得到提高。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是现有PNP晶体管截面图；

图2A和图2B是本发明的SiGe BiCMOS工艺中的PNP双极晶体管截面图；

图3是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管截面图和各区的杂质分布；

图4a-图4f是本发明的SiGe BiCMOS工艺中的PNP双极晶体管制造过程的各步骤的截面图；

图5是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管特性的TCAD模拟曲线。

具体实施方式