[发明专利]SD卡清除忙状态的方法及清除忙状态电路

说明书

技术领域

本发明涉及半导体快闪记忆器领域，特别是涉及一种SD(SecureDigital Memory Card安全数码卡)卡清除busy(忙状态)的方法。本发明还涉及一种用于所述方法的清除忙状态电路。

背景技术

SD卡是一种基于半导体非易失性闪速存储器(flash)的新一代记忆设备，它被广泛应用于便携式装置上，例如手机、数码相机、数码摄像机、个人数码助理(PDA)和多媒体播放器等。SD卡由日本的松下、东芝及美国的SanDisk公司于1999年8月共同开发研制，具有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性等优点。SD卡的管脚有V_DD、V_SS、CLK、DAT0、DAT1、DAT2、DAT3。

SD卡通讯系统的拓扑结构为主从式，SD卡作为从属设备，受控于SD主机。SD卡通讯过程中的数据流有三种含义：命令、应答和数据。SD主机通过命令告知SD卡行为，SD卡通过应答及忙状态(将DAT0拉低)将自身状态告知SD主机，SD主机通过数据线与SD卡进行数据交互。

SD卡在通讯过程中，命令有几十个之多，不同命令的处理内容和处理时间相差很大。有的命令处理时间较长，在SD卡尚未处理完这些命令之前，有些操作SD主机是不能执行的。SD卡是否处理完这些命令，是通过忙状态反馈给SD主机的，如果SD卡未处理完命令，会将DAT0拉低，表示忙状态；如果SD卡已处理完命令，将DAT0拉高，表示空闲。

另一方面，SD主机与SD卡的数据通讯是以block(块)为单位进行的，每个block的最大数据长度为512字节。在SD主机向SD卡写操作的过程中，由于SD卡内flash(闪存)写入数据的速度要慢于SD主机与SD卡之间的数据传输速度，而SD卡内用于数据暂存的缓冲器(buffer)又容量有限，所以，协议上规定，SD卡每收到一个block的数据后，如果内部缓冲器没有空间继续接收下一个block的数据，可以将DAT0拉低，表示SD卡处于忙状态。SD主机见到该状态后，不会继续发送下一个block的数据，而是等待SD卡的忙状态清除(DAT0拉高)后，才会继续下一个block数据的发送。

由上述可知，SD卡在处理命令和接收数据时，都有可能将DAT0拉低，表示忙状态。在时钟频率、flash访问速度等因素相当的情况下，忙状态时间的长短决定了SD卡的通讯速度。

目前，SD卡有两种设计实现架构，分别是硬件架构和软硬件配合架构。在软硬件配合的架构中，已知的忙状态实现和清除方式是：软件在中断服务程序中设置忙状态控制位，硬件根据该控制位决定将DAT0拉高还是拉低。由于硬件没有相关处理电路，软件的清除忙状态操作只能在中断服务程序中执行，而不能在主程序中执行，这样无疑降低了程序的灵活性以及执行效率。

发明内容

本发明要解决的技术问题是提供了一种SD卡清除忙状态的方法，使得软件可以在中断服务程序和主程序中根据自身情况在任何时间点均可执行清除忙状态操作；为此本发明还要提供一种用于所述方法的清除忙状态电路。

为解决上述技术问题，本发明的SD卡清除忙状态的方法是采用如下技术方案实现的：设置一个忙状态控制寄存器(以下称之为busy_ctrl)，该寄存器位宽为1位，独占一个地址；软件根据自身状态对该忙状态控制寄存器进行清零操作，清零前所述忙状态控制该寄存器的值可以为零；由硬件实现的清除忙状态电路通过清除忙状态操作检测电路识别出软件的清除忙状态操作，并通过一个寄存器(以下称之为busy_clear)记录该操作。

本发明的用于所述方法的清除忙状态电路，包括：

清除忙状态操作检测电路，与清除忙状态操作记录电路连接，判断是否有软件清除忙状态的操作发生；

清除忙状态操作有效性判断电路，与清除忙状态操作记录电路连接，判断软件是否进入中断；

第一同步电路，与清除忙状态操作记录电路、忙状态控制逻辑电路连接，负责将内部时钟域的信号同步到外部SD时钟域；

第二同步电路，与清除忙状态操作完成检测电路、忙状态控制逻辑电路连接，负责将外部SD时钟域的信号同步到内部时钟域；

跨时钟域信号通过第一和第二同步电路处理；

清除忙状态操作完成检测电路，与清除忙状态操作记录电路连接，判断硬件是否已将忙状态清除；

清除忙状态操作记录电路，通过寄存器记录软件的清除忙状态操作；

忙状态控制逻辑电路，与第一同步电路、第二同步电路连接，根据同步后的busy_clear信号决定是否将忙状态告知SD主机，并将忙状态通过信号反馈给内部电路。