[发明专利]半导体集成电路的保护电路、其驱动方法及系统

权利要求书

1.一种用于保护半导体集成电路以抵抗浪涌的保护电路，包 括：

浪涌检测电路，用于检测施加于所述半导体集成电路的浪涌；

包括MOS晶体管的保护部件，用于吸收所述浪涌，

其中，所述保护部件连接在用于向所述半导体集成电路供给信号 的信号端子和用于供给电源电压的电源端子之间；

当所述电源电压小于足以正常地操作所述半导体集成电路的电压 并且所述浪涌检测电路未检测到所述浪涌时，所述保护部件被设置在 限流状态，以及

当所述电源电压小于足以正常地操作所述半导体集成电路的电压 并且所述浪涌检测电路检测到所述浪涌时，所述保护部件被设置在非 限流状态；

其中，所述浪涌检测电路包括串联连接在所述电源端子和所述信 号端子之间的第一电阻器和电容器，以及栅极连接至所述第一电阻器 和所述电容器之间的节点、漏极连接至所述电源端子、并且源极连接 至所述MOS晶体管的栅极和背栅极的晶体管，或者

所述浪涌检测电路包括串联连接在最低基准电压端子和所述信号 端子之间的第一电阻器和电容器，以及栅极连接至所述第一电阻器和 所述电容器之间的节点、漏极连接至所述最低基准电压端子、并且源 极连接至所述MOS晶体管的栅极和背栅极的晶体管。

2.根据权利要求1所述的保护电路，还包括：

电源电压检测电路，用于检测施加于所述半导体集成电路的所述 电源电压，以及

当所述电源电压检测电路检测到所述电源电压不低于足以正常地 操作所述半导体集成电路的电压时，电源电压检测信号被输出至所述 浪涌检测电路，以将所述浪涌检测电路设置在非检测状态，从而所述 浪涌检测电路将所述保护部件设置在限流状态。

3.根据权利要求1或2所述的保护电路，

其中，所述MOS晶体管是PMOS晶体管，所述PMOS晶体管 具有连接至所述信号端子的漏极和连接至所述电源端子的源极，并且 其栅极和其背栅极共同连接，以及

所述保护部件进一步包括电阻器，所述电阻器具有连接至所述电 源端子的一个端子、以及连接至所述PMOS晶体管的栅极且连接至 所述浪涌检测电路的输出端的另一个端子。

4.一种系统，包括：

第一半导体集成电路，

第二半导体集成电路，其具有从所述第一半导体集成电路输入的 信号，以及

所述第二半导体集成电路包括根据权利要求1所述的保护电路。

5.一种保护电路的驱动方法，所述保护电路用于吸收施加于半 导体集成电路的浪涌，其中包括MOS晶体管的保护部件布置在用于 向半导体集成电路供给信号的信号端子和用于供给电源电压的电源端 子之间，其中

当所述电源电压小于足以正常地操作所述半导体集成电路的电压 并且浪涌检测电路未检测到所述浪涌时，所述保护部件被设置在限流 状态，以及

当所述电源电压小于足以正常地操作所述半导体集成电路的电压 并且浪涌检测电路检测到所述浪涌时，所述保护部件被设置在非限流 状态，

其中，所述浪涌检测电路包括串联连接在所述电源端子和所述信 号端子之间的第一电阻器和电容器，以及栅极连接至所述第一电阻器 和所述电容器之间的节点、漏极连接至所述电源端子、并且源极连接 至所述MOS晶体管的栅极和背栅极的晶体管，或者

所述浪涌检测电路包括串联连接在最低基准电压端子和所述信号 端子之间的第一电阻器和电容器，以及栅极连接至所述第一电阻器和 所述电容器之间的节点、漏极连接至所述最低基准电压端子、并且源 极连接至所述MOS晶体管的栅极和背栅极的晶体管。