[发明专利]导电层结构及其制造工艺

说明书

技术领域

本发明涉及用于在电绝缘衬底上按图案构造(patternconfiguration)制造至少一种导电层结构的工艺，以及依照该工艺所制造的导电层结构。

背景技术

上述工艺从EP 1 562 412 A2中可知。在此情况下，在连续的过程中，膜带(film strip)形式的电绝缘衬底在卷到卷(roll-to-roll)工艺中被传送。通过由印刷操作来涂敷导电印刷介质在膜带上形成导电图案区域，该导电图案区域是要制造的导电层结构所需的形状。以这种方式所制备的膜带被传送通过电镀液，并且导电图案区域被用金属层电镀增强。在电镀液中，卷筒膜(film web)在旋转鼓轮之上输送，在旋转鼓轮的外围并与鼓轮的旋转轴平行的地方具有多个相互隔开的阴极棒。在此过程中，为了被电接触并在图案区域中实现金属沉积，导电图案区域在通过电镀液时，必须与阴极棒直接接触并且同时与电镀液直接接触。

阴极棒之间的间隔意味着导电图案区域在膜带的传送方向上的最小尺寸必须为某个尺寸，该尺寸确保在通过电镀液时，导电图案区域必然与阴极棒导电接触并且与电镀液接触使得在导电图案区域中发生沉积过程。在这一点上，目前认为，在膜带的传送方向上，导电图案区域的最小尺寸＞20mm。

现有的工艺竭力将电子部件和电路小型化，却受到其迄今可用的工艺的限制，因为利用现有的工艺不能在电绝缘衬底上可靠地制造出尺寸——在膜带传送方向上看——小于20mm的导电层结构。要涂镀这么小的图案区，要么无法与阴极棒电接触，要么无法用阴极棒、电镀液组件的移位来完全覆盖所要涂镀的图案区域，这阻碍了在图案区域中的金属沉积。

发明内容

因此，本发明的目标是，一方面提供一种工艺，使用该工艺，即使具有图案构造并且尺寸显著小于20mm的导电层也能在电绝缘衬底上被制造出来；另一方面，提供依照所述工艺所制造的一种导电层结构，其尺寸比迄今可能的尺寸更小。

用于在电绝缘衬底上制造至少一个具有图案构造的导电层结构的工艺的目标是通过下列步骤达成的：

在衬底的至少一个表面上涂敷导电层；

在导电层的第一区域中制成电绝缘抗蚀剂层，其中按所要形成的至少一个图案化层结构(patterned layer structure)的形状空出导电层的至少一个第二区域，另外，还空出导电层的至少一个带状的第三区域，其中导电层的第一、第二和第三区域被导电地连接起来，并且从所述至少一个第三区域的纵向上看，所述至少一个第三区域的端部从所述至少一个第二区域的至少一侧突出；

在导电层的所述至少一个第二区域和所述至少一个第三区域中将电镀沉积金属层；

去除抗蚀剂层；以及

利用蚀刻来去除第一区域中的导电层以及在该导电层的远离衬底的一侧上的金属层，直到第一区域中的导电层被去除为止，制成所述至少一个图案化的层结构。

在这一点上，“带状区域”的表述被用于表示这样一种区域，该区域是细长的结构因而是长的而不是宽的。

本发明的工艺从导电层开始，该导电层被涂敷于衬底的整个表面区域，或者仅以区域(region-wise)方式——特别是以图案方式——被涂敷于衬底上。当在所涉及的整个表面区域上设置导电层时，以此方式，小的第二区域仍然以良好的导电状态与导电层的暴露于带状第三区域中的部分相连接，其中在所述小的第二区域中要电镀构建导电层以提供导电层结构。当仅以区域方式，特别是以所要形成的导电层结构的形状那样的图案方式制造导电层时，优选地利用也是导电层的组成部分的辅助导体路径(auxiliary conductor tracks)制成导电互连关系的导电层的第二区域和第三区域。

依靠制造与所述至少一个带状第三区域呈导电连接关系的所述至少一个第二区域，并且依靠其结构，总能在所述至少一个第三区域中利用阴极棒电接触导电层，并且在与其导电相连的所述至少一个第二区域中实现金属的电镀沉积。

在此情况下，导电层的所述至少一个第二区域和暴露的所述至少一个第三区域被电镀涂镀，而在导电层的被电绝缘抗蚀剂层所覆盖的第一区域中则不发生电镀沉积。这节省了材料并且允许单独的层结构能够被容易地从涉及整个表面区域的衬底上的导电层上切割下来，或者允许将衬底上的与以区域方式制造的导电层相关的单独的层结构能够与导电层结构的其它区域分离开。

对于根据本发明的工艺所形成的导电层结构，通过使层结构在层平面中的所有方向上的尺寸小于20mm、特别优选地小于10mm、更加优选地小于1mm，达成了上述目标。