[发明专利]总线信号控制电路和具有该电路的信号处理电路

权利要求书

1.一种总线信号控制电路(2)，被连接在用于控制数据的发送 或接收的主设备和用于存储所述数据的从设备之间，通过数据总线、 地址总线和控制信号线被连接到所述从设备，并且控制通过所述地址 总线和控制信号线所发送或接收的总线信号，其特征在于包括：

总线诊断线(4)，在不经过所述地址总线和控制信号线的情况 下直接连接到从设备(3)的总线信号接收端(31)；

存储器控制单元(21)，用于根据来自所述主设备的指令控制对 所述从设备的数据写入和读取；以及

总线信号异常处理单元(23)，用于把从所述总线信号控制电路 (2)向所述地址总线和控制信号线输出的输出总线信号与通过所述总 线诊断线反馈的反馈总线信号相比较，以便确定差异的存在/不存在， 其中

当在所述总线信号异常处理单元(23)中确定存在差异时，所述 存储器控制单元(21)延长正执行的操作的总线周期，

所述总线信号控制电路(2)进一步包括错误地址处理单元(22)， 其中所述错误地址处理单元(22)进一步包括：

错误地址寄存器(22a)，用于当所述总线信号异常处理单元(23) 检测到差异时，存储此时所获得的反馈地址作为第一地址；以及

地址比较单元(22b)，用于将由所述存储器控制单元(21)在 下一总线周期内访问的第二地址与存储的第一地址相比较，当所述第 一和第二地址彼此相匹配时，命令所述存储器控制单元(21)在下一 总线周期是写入周期时清除所存储的第一地址，并且当下一总线周期 是读取周期时，命令所述存储器控制单元使所述读取周期被禁止。

2.如权利要求1所述的控制电路，其特征在于所述存储器控制单 元(21)包括：存储器控制电路(21c)，用于当根据来自所述主设备 的指令向所述从设备中写入或从中读取数据时产生总线信号；基准时 钟信号产生电路(21a)，用于产生发送所述总线信号的总线周期的基 准时钟信号；以及总线周期计数器电路(21b)，用于根据所述基准时 钟信号产生总线周期信号，

当所述总线周期计数器电路(21b)从总线信号异常处理单元(23) 接收到用于表示存在差异的信号时，所述总线周期计数器电路(21b) 将正执行的操作的总线周期延长预定时间，并且

所述存储器控制电路(21c)根据延长的总线周期产生总线信号。

3.如权利要求1所述的控制电路，其特征在于所述总线信号异常 处理单元(23)进一步包括：

第一总线信号比较单元(A23a1)，用于把从所述存储器控制电 路(21c)发送的地址信号与通过所述总线诊断线反馈的反馈地址信号 相比较来确定是否存在差异；

第二总线信号比较单元(B23a2)，用于把从所述存储器控制电 路(21c)发送的控制信号与通过所述总线诊断线反馈的反馈控制信号 相比较来确定是否存在差异；以及

信号产生电路(23b)，用于测量在第一和第二总线信号比较单 元之一中确定存在差异的时间段，并且当存在差异的时间段不小于从 设备的响应时间时产生存在差异信号(Ws)。

4.如权利要求2所述的控制电路，其特征在于所述错误地址处理 单元(22)包括错误地址数据确定单元，用于确定第二地址的比特逻 辑是否类似于在错误地址寄存器中存储的第一地址的比特逻辑，并且 当所述比特逻辑彼此类似时，向存储器控制电路给出警告。