[发明专利]串流上下文的高速缓存系统

权利要求书

1.一种串流上下文的高速缓存系统，包含：

一高速缓存，用以储存多个串流上下文，所述多个串流上下文是从系统 存储器读取的；及

一映射表存储单元，用以储存该多个串流上下文位于该系统存储器中的 相应地址；

写入控制单元，用以控制上游串流写入操作；

其中，根据该映射表存储单元的内容，如果该串流上下文存在于该高速 缓存中，则该写入控制单元将该串流上下文写入该高速缓存以更新该高速缓 存的内容，并从一总线项目将该串流上下文写至该系统存储器中；

如果该串流上下文未存在于该高速缓存中，则将相应地址写至该映射表 存储单元中，将该串流上下文写入该高速缓存，并从该总线项目将该串流上 下文写至该系统存储器中。

2.根据权利要求1所述的串流上下文的高速缓存系统，其中上述映射表 存储单元中，每一该地址还包含对应的一个有效位，用以代表相应的该串流 上下文是否为有效。

3.根据权利要求1所述的串流上下文的高速缓存系统，其中上述的映射 表存储单元采2路组相联架构，其分为二路，而每一路包含多个组。

4.根据权利要求1所述的串流上下文的高速缓存系统，还包含一转换表 单元，其将该串流上下文的地址转换为一索引值，用以索引该映射表存储单 元所储存的相应地址，其中上述的转换表单元使用一索引函数，用以将该串 流上下文地址转换为该索引值，其中，该索引值的位数目小于该串流上下文 地址的位数目。

5.根据权利要求4所述的串流上下文的高速缓存系统，还包含一地址判 断控制单元，其根据该索引值以检视该映射表存储单元的内容，以判断该串 流上下文是否已经储存于该高速缓存。

6.根据权利要求1所述的串流上下文的高速缓存系统，其还执行以下至 少一类操作：上游串流读取及微控制单元相关控制。

7.根据权利要求6所述的串流上下文的高速缓存系统，其中上述的微控 制单元相关控制包含以下至少一操作：MCU预取串流上下文、MCU无效所有串 流上下文及MCU选择性无效串流上下文。

8.根据权利要求7所述的串流上下文的高速缓存系统，还包含：

上述读取控制单元，用以控制该上游串流读取操作；及

MCU控制单元，用以控制该微控制单元相关控制操作。

9.根据权利要求8所述的串流上下文的高速缓存系统，还包含一仲裁器， 用以调派控制该写入控制单元、该读取控制单元及该MCU控制单元。

10.根据权利要求1所述的串流上下文的高速缓存系统，还包含一向上 控制器，用于控制和该系统存储器间的数据读写，以及和该高速缓存间的数 据传送。

11.根据权利要求8所述的串流上下文的高速缓存系统，其中上述读取 控制单元所执行的上游串流读取操作包含下列步骤：

判断该串流上下文是否已存在于该高速缓存；

如果未存在，则将相应地址写至该映射表存储单元中，从该系统存储器 读取该串流上下文，并将该串流上下文写至该高速缓存及取出数据置入该总 线项目；及

如果存在，则从该高速缓存直接取出该串流上下文及置入该总线项目。

12.根据权利要求8所述的串流上下文的高速缓存系统，其中上述MCU 控制单元所执行的MCU预取串流上下文操作包含下列步骤：

判断该串流上下文是否已存在于该高速缓存；

如果未存在，则将相应地址写至该映射表存储单元中，从该系统存储器 读取该串流上下文，将该串流上下文写至该高速缓存，自该串流上下文得到 一离开队列指针，用以触发相关TRB的预取；及

如果存在，则结束操作。

13.根据权利要求8所述的串流上下文的高速缓存系统，其中上述MCU 控制单元所执行的MCU无效所有串流上下文操作包含下列步骤：

将该映射表存储单元中所有的数据予以无效。