[发明专利]单端输入差动输出的放大器

权利要求书

1.一种单端输入差动输出的放大器，包括：

一第一输入端，接收一单端输入信号；

一第二输入端，接收该单端输入信号；

一第一输出端；

一第二输出端，其中该第一输出端和该第二输出端提供一差动输出信号；

一第一模块，耦接该第一输入端、该第一输出端和该第二输出端；以及

一第二模块，耦接该第二输入端、该第一输出端和该第二输出端；其中

该第一模块和该第二模块分别经由该第一输入端和该第二输入端接收该单端输入信号，分别放大该单端输入信号，并且将该单端输入信号转换为该差动输出信号；

除了内含的晶体管种类不同以外，该第一模块和该第二模块的电路对称。

2.如权利要求1所述的单端输入差动输出的放大器，其中，该第一模块包括：

一第一共栅极放大器，由一第一晶体管构成，耦接于该第一输入端和该第一输出端之间，自该第一输入端接收该单端输入信号，在该第一输出端输出放大之后的该单端输入信号；以及

一第一共源极放大器，由一第二晶体管构成，耦接于该第一输入端和该第二输出端之间，自该第一输入端接收该单端输入信号，在该第二输出端输出放大之后的该单端输入信号；

而且该第二模块包括：

一第二共栅极放大器，由一第三晶体管构成，耦接于该第二输入端和该第一输出端之间，自该第二输入端接收该单端输入信号，在该第一输出端输出放大之后的该单端输入信号；以及

一第二共源极放大器，由一第四晶体管构成，耦接于该第二输入端和该第二输出端之间，自该第二输入端接收该单端输入信号，在该第二输出端输出放大之后的该单端输入信号。

3.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管和该第二晶体管为PMOS晶体管，该第三晶体管和该第四晶体管为NMOS晶体管。

4.如权利要求2所述的单端输入差动输出的放大器，其中，该第一模块包括：

一第一电容，耦接于该第一输入端和该第二晶体管的栅极之间；

而且该第二模块包括：

一第二电容，耦接于该第二输入端和该第四晶体管的栅极之间。

5.如权利要求2所述的单端输入差动输出的放大器，其中，该第一模块包括：

一第一电阻，耦接该第二晶体管的栅极；以及

一第一偏压电路，耦接该第一电阻和该第一晶体管的栅极，提供该第一共栅极放大器和该第一共源极放大器操作所需的偏压；

而且该第二模块包括：

一第二电阻，耦接该第四晶体管的栅极；以及

一第二偏压电路，耦接该第二电阻和该第三晶体管的栅极，提供该第二共栅极放大器和该第二共源极放大器操作所需的偏压。

6.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管和该第三晶体管连接成两个串联的二极管，该第二晶体管和该第四晶体管也连接成两个串联的二极管。

7.如权利要求6所述的单端输入差动输出的放大器，包括：

一第三电阻，耦接该第一输出端；

一第四电阻，耦接于该第三电阻与该第一晶体管的栅极之间；

一第五电阻，耦接于该第三电阻与该第三晶体管的栅极之间；

一第六电阻，耦接该第二输出端；

一第七电阻，耦接于该第六电阻与该第二晶体管的栅极之间；以及

一第八电阻，耦接于该第六电阻与该第四晶体管的栅极之间。

8.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管的本体耦接该第二晶体管的源极，该第二晶体管的本体耦接该第一晶体管的源极；该第三晶体管的本体耦接该第四晶体管的源极，该第四晶体管的本体耦接该第三晶体管的源极。

9.如权利要求1所述的单端输入差动输出的放大器，包括：

一第三电容，耦接于该第一输入端和一天线端电路之间；以及

一第四电容，耦接于该第二输入端和该天线端电路之间，其中该天线端电路提供该单端输入信号。

10.如权利要求9所述的单端输入差动输出的放大器，其中，该第一晶体管的转导值和该第三晶体管的转导值的并联等效阻抗等于该天线端电路的等效阻抗。