[发明专利]共用运算放大器的多通道∑-Δ转换电路及其辅助方法

说明书

技术领域

本发明涉及一种∑-Δ转换电路及相关方法，更具体地说，涉及一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法。

背景技术

随着科技的发展，越来越多常用功能(如音频处理、视频处理、USB/DDR处理、及电源管理等等)的器件被集成在同一芯片，称为片上系统(即SOC系统)，广泛应用于音频模数转换及射频接收等领域的∑-Δ(Sigma-Delta)转换电路也可成为片上系统的一部分。

∑-Δ(Sigma-Delta)转换电路通过过采样将模拟信号转换成数字信号，通常可由积分器、量化器及数模转换器(DAC)等组成。如图1所示为现有技术中单通道一级∑-Δ转换电路的原理图。加法器4将输入信号Vin和从数模转换器3反馈回的信号Vfb相减，得到一信号表示为(a1*Vin-b1*Vfb)，其中a1和b1为增益因子，接着所获得的信号被送入积分器1中经过积分处理后得到一积分信号被送入量化器(quantizer)2，最后，量化器2对所述积分信号作量化处理，得到一数字信号Yout，同时所述数字信号Yout经数模转换器3进行模数转换处理后得到一模拟信号被反馈回加法器4。

如图2所示为现有技术中单通道一级∑-Δ转换电路的具体电路图，包括一运算放大器5，一量化器6，一数模转换器7，一采样元件Cs，一积分元件CI以及开关S1至S4，假设运算放大器5(operational amplifier)处于理想工作状态，开关S1至S4分别由两个非交叠的时钟信号P1和P2控制。在一个时钟周期(cycle)第一阶段，时钟信号P1为高电平，时钟信号P2为低电平，此时开关S1和S3闭合(closed)，开关S2和S4关断(open)；在所述时钟周期的第二阶段，时钟信号P1为低电平，P2为高电平，此时开关S1和S3关断，开关S2和S4闭合，具体情况可分别参考图3和图4。如图3所示，在所述时钟周期的第一阶段，采样元件Cs通过开关S 1和S3对输入信号Vin进行采样处理后两端电压变为Vi[n-1]，此时运算放大器8不工作，则输出端电压维持不变为Vo[n-1]。接下来，如图4所示，在所述时钟周期的第二阶段，采样元件Cs，运算放大器9，积分元件CI依次耦接，因受运算放大器9反馈效应的影响，在所述时钟周期的第一阶段中已被充电的采样元件Cs中的电荷向积分元件CI中转移，此时运算放大器9的输出端电压可表示为：

Vo[n]=Vo[n-1]+CcsCciVi[n-1],]]>

其中Ccs为元件Cs的电容值，Cci为元件CI的电容值。此外，若将上式进行Z变换为：

Vo(z)=CcsCci*z-11-z-1,]]>

由此可见，图2所示的电路结构可实现图1所示的原理。