[发明专利]在低电容瞬时电压抑制器(TVS)内整合控向二极管的优化配置有效
申请号: | 200910205649.6 | 申请日: | 2009-09-29 |
公开(公告)号: | CN101930975A | 公开(公告)日: | 2010-12-29 |
发明(设计)人: | 马督儿·博德 | 申请(专利权)人: | 万国半导体有限公司 |
主分类号: | H01L27/08 | 分类号: | H01L27/08;H01L29/861;H01L21/82;H02H9/04 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 美国加利福尼亚*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容 瞬时 电压 抑制器 tvs 整合 二极管 优化 配置 | ||
1.一种位于半导体衬底上的瞬时电压抑制器(TVS)器件,其特征在于,包括:
一与主稳压二极管相连接的控向二极管对,以抑制瞬时电压,其中所述控向二极管对的每一控向二极管都与主稳压二极管相连,作为半导体衬底中的纵向二极管构成一个PN结,以此减小瞬时电压抑制器(TVS)器件所占的横向面积,并且其中所述控向二极管对包括一个高端控向二极管和一个低端控向二极管。
2.根据权利要求1所述的瞬时电压抑制器(TVS)器件,其特征在于:所述控向二极管对中的第一个控向二极管和稳压二极管沿纵向相互重叠,以进一步减小瞬时电压抑制器(TVS)器件所占的横向面积。
3.根据权利要求2所述的瞬时电压抑制器(TVS)器件,其特征在于:所述稳压二极管在一源极区域下面,还包括一个掩埋源极掺杂区,其中所述掩埋源极掺杂区也是所述控向二极管对中的第一个控向二极管PN结的一部分。
4.根据权利要求书3所述的瞬时电压抑制器(TVS)器件,其特征在于:所述控向二极管对中的第一个控向二极管还包括一个轻掺杂衬底外延层,该外延层位于一个掩埋源极掺杂层和一个具有更高掺杂浓度的浅衬底掺杂区之间,以使所述控向二极管对中的第一个控向二极管获得低电容。
5.根据权利要求书2所述的瞬时电压抑制器(TVS)器件,其特征在于:所述控向二极管对中的第二个控向二极管由一源极区域到它下面的外延层之间形成,其中所述的第二个控向二极管并不与稳压二极管纵向重叠。
6.根据权利要求书3所述的瞬时电压抑制器(TVS)器件,其特征在于:在所述的源极掺杂区下面的所述的掩埋的源极掺杂区是重掺杂的,以阻止半导体衬底中的寄生双极晶体管导通。
7.根据权利要求书3所述的瞬时电压抑制器(TVS)器件,其特征在于:瞬时电压抑制器(TVS)器件的纵向二极管位于具有轻衬底掺杂浓度的外延层中,以减小电容,其有一相应的外延层厚度以优化高端和低端控向二极管正向电阻和结电容。
8.根据权利要求书3所述的瞬时电压抑制器(TVS)器件,其特征在于:所述的源极掺杂区为N型,所述控向二极管对中的第一个控向二极管为高端控向二极管,所述控向二极管对中的第二个控向二极管为低端控向二极管。
9.根据权利要求书2所述的瞬时电压抑制器(TVS)器件,其特征在于:至少一个隔离沟道,用于隔离所述控向二极管对中的第二个控向二极管和与稳压二极管重叠的所述控向二极管对中的第一个控向二极管。
10.一种瞬时电压抑制器(TVS)器件的制备方法,其特征在于:
制备一与一个纵向稳压二极管相连的纵向控向二极管对,以减小瞬时电压抑制器(TVS)器件所占的横向面积,其中所述的控向二极管对包括一个高端控向二极管和一个低端控向二极管。
11.根据权利要求10中所述的制备方法,其特征在于:所述制备与所述的主纵向稳压二极管相连的所述纵向控向二极管对的步骤,还包括沿纵向相互重叠制备控向二极管对中的第一个控向二极管以及稳压二极管以进一步减小瞬时电压抑制器(TVS)器件所占的横向面积。
12.根据权利要求11中所述的制备方法,其特征在于,其中还包括一步:为所述的稳压二极管,制备在源极区域下面的掩埋的源极掺杂区。
13.根据权利要求12中所述的制备方法,其特征在于:制备控向二极管对中所述的第一个控向二极管还包括在掩埋的源极掺杂层和具有较高掺杂浓度的浅衬底掺杂区之间,形成轻掺杂衬底掺杂外延层,以使所述的第一个控向二极管获得低电容和良好的触点。
14.根据权利要求12中所述的制备方法,其特征在于,还包括:在半导体衬底上,制备两个外延层,其中掩埋的源极掺杂区位于所述的两个外延层的结点处。
15.根据权利要求12中所述的制备方法,其特征在于:所述的在源极掺杂区下面制备所述的掩埋的源极掺杂区的步骤中,还包括重掺杂掩埋的源极掺杂区,以消除半导体衬底中的寄生双级晶体管的开启。
16.根据权利要求12中所述的制备方法,其特征在于,还包括:将瞬时电压抑制器(TVS)器件的所述的纵向二极管,设置在具有轻衬底掺杂浓度的外延层中以减小电容,其有一相应的外延层厚度以优化高端和低端控向二极管的正向电阻和结电容。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体有限公司,未经万国半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910205649.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的