[发明专利]通过模块上寄存器的主动终止控制

说明书

本申请是本申请是申请日为2003年11月12日申请号为200380108955.9(PCT/US2003/036103)的同名中国专利申请的分案申请。

相关申请

本申请要求2002年11月20日提交的美国临时申请No.60/427917和2003年3月7日提交的美国专利申请No.10/383939的优先权。

发明领域

本发明涉及存储装置。具体来说，它涉及在存储装置中的读和写命令之后的主动终止控制。

发明背景

许多电子系统采用相互之间来回发送信息的控制器和存储装置。信息通常在一个或多个系统总线上传送。这些总线用作传输线。因此，这些总线要求考虑与耦合到传输线的装置关联的信号反射的设计。传输线通常采用耦合在传输线与电源节点之间的电阻来终止。

对于电子系统、如计算机，由一般设置在计算机主板上的外部电阻来提供终止。具有与传输线的阻抗匹配的阻抗的外部电阻被选取以终止传输线、例如连接多个集成电路的总线的互连信号线。当外部电阻匹配传输线阻抗的电阻分量时，存在极少或没有信号反射。但是，设置在系统板上的所有信号线的外部电阻使用这些板上的大量面积。

作为外部电阻的一种备选方案，芯片上终止或管芯上终止、又称作主动终止可用于系统的集成电路上。使用芯片上终止要求系统的装置、如控制器与存储器之间的附加互连。这种附加互连还要求控制器和系统的其它装置使用附加引脚连接器。各种装置上的附加连接线和引脚连接的数量取决于用于提供芯片上终止的整体设计。

所需要的是一种提供主动终止控制的控制的部件，它是灵活的，并且不要求对电子系统添加大量引脚连接。

发明概述

在本发明中提供对上述问题的一个解决方案。通过模块寄存器向存储器提供主动终止控制信号为存储器中的主动终止控制提供一种方法和装置。模块寄存器监测系统命令总线上的读和写命令。对检测到读或写命令作出响应，模块寄存器对存储器产生主动终止控制信号。存储器根据编程到存储器的一个或多个模式寄存器中的信息启动主动终止。在一个实施例中，存储器列地址选通脉冲(CAS)等待时间用来确定接通时间，以及存储器突发长度(BL)用来确定主动终止接通之后的断开时间。接通时间设置为CAS等待时间减去多个时钟周期。在主动终止接通之后，它在设置为大约等于相当于双数据随机访问存储器(称作DDR)的BL/2的周期数量加上1.5个时钟周期的时间长度中保持接通。对于每周期读和写一个数据位的存储器，主动终止在设置为大约等于相当于存储器的BL的周期数量的时间长度中保持接通。

本发明的这些和其它实施例、方面、优点及特征将在以下说明中进行阐述，通过参照本发明的以下说明及参考附图或者通过实施本发明，本领域的技术人员在某种程度上会清楚这些内容。通过工具、过程以及在所附权利要求中具体指明的组合来实现和获得本发明的这些方面、优点以及特征。

附图概述

图1表示信息处理系统的一个实施例，其中包括根据本发明的理论、具有耦合到存储器模块的控制器的计算机系统。

图2表示根据本发明的理论、具有耦合到存储器模块的控制器的系统的一个实施例。

图3表示根据本发明的理论、具有解码电路、多个输入命令端口、芯片选择端口以及输出主动终止控制信号的主动终止端口的模块寄存器的一个实施例。

图4表示根据本发明的理论、具有根据芯片选择端口上所接收的信号输出主动终止控制信号的主动终止控制端口和多个输入命令端口的模块寄存器的解码电路的一个实施例。

图5表示根据本发明的理论的存储器的一个实施例，其中包括耦合到用于接收主动终止控制信号的主动终止控制端口以及耦合到主动终止的控制逻辑。

图6表示根据本发明的理论、具有为主动终止控制提供信息的位单元的扩展模式寄存器的一个实施例。

图7表示根据本发明的理论、采用为主动终止控制提供信息的位单元的模式寄存器的一个实施例。

图8表示根据本发明的理论、用于主动终止控制的方法的一个实施例的流程图。

图9表示根据本发明的理论、用于主动终止控制的方法的另一个实施例的流程图。

图10表示根据本发明的理论、用于扩展主动终止控制的方法的另一个实施例的流程图。

图11表示根据本发明的理论、在用于主动终止控制的方法的一个实施例中具有CAS等待时间三和突发长度四的对存储器的写操作的时序图。

图12表示根据本发明的理论、在用于包括扩展主动终止控制的主动终止控制的方法的一个实施例中具有CAS等待时间三和突发长度四的存储器中读操作的时序图。

优选实施例的详细说明