[发明专利]时钟数据恢复装置及方法

说明书

技术领域

本发明关于信号检测，尤其关于基于低解析度模拟至数字转换的二元信 号的检测，以及关于对上述模拟至数字转换的输出的逻辑运算。

背景技术

二元信号处理是广泛使用于序列数据连结(serial data link)的常用架构， 例如序列式先进附加(Serial Advanced Technology Attachment；SATA)技术。 在此序列数据链中，一位元流依据一第一时钟信号以一特定标称速率 (nominal rate)f_s进行传输，该位元流中，每一位元均对应一逻辑1或一逻 辑0，该逻辑1由对应一第一准位之一电压来表示，且该电压具有一特定标 称期间(nominal duration)T_s，该期间T_s＝1/f_s；而该逻辑0则由对应一第二准 位之一电压来表示，该电压同样具有该特定标称期间T_s。因此，该位元流能 够以一电压信号来表示，其中该电压信号系来回双态触变(toggling back and forth)于前述第一及第二准位之间。而该电压信号由一接收器所接收，该接 收器须产生一第二时钟信号(通常被称为一恢复时钟信号)，以依据该恢复时 钟信号来采样该电压信号，并据以追踪该第一时钟信号以及检测该位元流。

图1A显示一二元信号系统的接收信号的波形，如同于一示波器中所会观 察到的。此种波形被称为一眼图。于一现有技术的接收器中，一相位检测器 被用来调整一恢复时钟的时序，由于相位检测器的原理属公知的现有技术， 故于此不再详述。而在一利用相位检测器的时钟数据恢复(clock data recovery，CDR)电路中，前述恢复时钟的时序被加以调整，藉此将该恢复时 钟的下降缘对准位元转变处(bit transition；102、104)。若该眼图是对称的， 如同图1A所示的范例，只要该恢复时钟的下降缘对准该位元转变处(102、 104)，则该恢复时钟的上升缘将被对准最大眼张开处的时序(maximum eye opening；101、103、105)，本范例中，该恢复时钟具有50％的工作周期(duty cycle)。又若该眼图是不对称的，如同图1B所示的范例，该恢复时钟的下降 缘的时序仍会被对准位元转变处(112、114)，但上升缘的时序(111、113、 115)将不再对准最大眼张开处的时序(116、117、118)，同样地，本范例中， 该恢复时钟具有50％的工作周期，且于此范例中，该时钟数据恢复电路无法 于最佳采样瞬间(亦即最大眼张开处之时序)来采样该接收信号。

有鉴于此，本发明藉由减少因通道分散(channel dispersion)所产生的符 元间干扰(inter-symbol interference；ISI)的不良效应，来寻求进一步改善数 据恢复的效能。受通道分散的ISI所影响的接收信号的眼图如图1C所示，虽 然图1C所示的眼仍然是张开的，亦即在一最佳采样瞬间(121、123)，该二 元信号的二个准位仍然可被加以区分，但由于该眼的张开程度甚小，该接收 器容易在电路杂讯或耦合杂讯的存在下，作出错误的判断。本技术领域需要 的是一种使信号检测更加可靠的方法。

发明内容

因此，本发明目之一即在于提供一可克服现有技术的缺点的时钟数据恢 复(clock data recovery；CDR)技术。

根据本发明的一实施例，一针对二元信号处理的时钟数据恢复电路包含： 一可变增益放大器(variable gain amplifier；VGA)，用来依据一增益系数放 大一输入信号以产生一放大信号，其中该增益系数由一增益设定值所控制的； 一模拟至数字转换器(analog to digital converter；ADC)，用来依据一时序， 将该放大信号转换为一转换器输出，其中该时序由一恢复时钟所提供，且该 转换器输出对应N阶；一时序检测电路，用来处理该转换器输出以产生一时 序误差信号；一滤波器，用来过滤该时序误差信号以产生一控制信号；一可 控振荡器，用来于该控制信号的控制下，产生该恢复时钟；一自动增益控制 器(automatic gain controller；AGC)，用来处理该转换器输出以设定该增益设 定值，进而控制前述可变增益放大器的增益系数；以及一数据恢复电路，用 来依据该转换器输出以产生一恢复数据。