[发明专利]具有改进的高-k栅极电介质和金属栅极界面的栅极结构

说明书

本申请要求了2008年12月6日提交的、申请号为61/111,986、发明名称为“具有改进的高-k栅极电介质和金属栅极界面的栅极结构”为优先权，此处引入该公开文件作为参考。

技术领域

本发明通常涉及一种集成电路器件，具体来说，涉及一种金属栅极结构及其制造方法。

背景技术

随着技术节点的减少，半导体制造过程已经引入具有高介电常数(例如，高-k电介质)的栅极电介质材料来保持性能。高-k电介质比传统使用的二氧化硅有更高的介电常数；这允许使用更厚的电介质层来获得类似的等效氧化层厚度(EOTs)。引入的金属栅极结构的电阻比传统的多晶硅栅极结构低，这也对制造过程有利。

然而，高-k栅极结构可能导致相关器件阈值电压(Vt)的负向转换。这种转换，尤其是PMOS器件中的转换，可能是由费米能级钉扎(FLP)导致的。FLP通常由氧空位理论确定，氧空位理论描述了电子释放到p型金属(PMOS器件栅极的功函数金属)的过程，这将提高p型金属栅极的阈值电压，导致FLP。

因此，需要一种改进的栅极结构和制造方法。

附图说明

图1是形成高-k电介质金属栅极结构的方法的实施例的流程图。

图2，3，4，5是图1方法的过程步骤中相应的半导体衬底的横断面图。

图6是制造金属栅极结构的多个实施例的示意图。

图7是具有高-k金属栅极结构的半导体器件的横断面图。

具体实施方式

本发明通常涉及形成集成电路器件，具体来说，涉及半导体器件(例如，集成电路的FET器件)的高-k金属栅极结构。然而，很明显，下述公开提供了很多不同的实施例，或例子，来执行本发明的不同特性。下面描述组成部分和布置的详细实例简化本发明。这些当然仅仅是例子，不局限于此。另外，本公开可能在不同的例子中重复相同的标号和/或者字母。这种重复是为了简单明了，本质上不意味着不同实施例和/或者配置之间存在关系。进一步，本公开中包含了在第二层或特征“之上”或“上覆”的第一层或特征的描述(或类似的描述)。这些术语包括第一和第二层是直接接触的实施例，也包括那些一层或更多层或特征插入第一层和第二层之间的实施例。更进一步，典型实施例仅是为了说明，并不进行限制，例如，高-k金属栅极结构的许多配置已经为本领域所熟知，包含那些可能在此特别描述或者不进行特别描述的层，但是将被本领域技术人员所知晓。

在例如，PMOS器件中使用高-k栅极电介质和金属栅极电极，可能包含一些缺点。一个缺点是在高-k电介质中由氧空位导致的费米能级钉扎。Akasaka等人所著的《导致延伸到P型金属钉扎的费米能级钉扎模型的改进氧空位》中描述了导致费米能级钉扎模型的氧空位，此处引入作为参考。在处理过程中，半导体(例如，硅)衬底可能会吸收氧气。这可能导致电子转移到金属电极从而导致p型金属(栅极电极)费米能级钉扎，以及p⁺多晶硅钉扎。在Akasaka等人所著的参考文献中，p⁺多晶硅费米能级钉扎是通过在高-k电介质的顶部和底部插入一个厚的氧化硅层来释放的，因此表明如果不阻止氧气转移到电极和衬底，就不能抑制费米能级钉扎。厚二氧化硅层也被添加到相关器件的EOT。

参考图1，图1示出了形成栅极结构的一种方法100的实施例的流程图。方法100可能包含在集成电路的形成过程或其部分中，可能包括静态随机存取存储器(SRAM)和/或者其它逻辑电路，无源元件例如电阻、电容器和电感，和有源元件例如p沟道场效应晶体管(PFET)，N沟道场效应晶体管(NFET)，金属氧化物半导体场效应晶体管(MOSFET)，互补金属氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它记忆单元，其组合和/或者其它半导体器件。

方法100开始于步骤102，其中提供了一个衬底(例如，晶片)。在实施例中，衬底包括晶体结构中的硅衬底。如本领域所知晓的，根据设计要求衬底可包括各种不同的掺杂配置(例如，p型衬底或者n型衬底)。衬底的其它例子包括其它元素半导体，例如锗和金刚石。或者，衬底可包括化合物半导体，例如，碳化硅，砷化镓，砷化铟，或者磷化铟。进一步，为了提高性能，衬底可选择性地包括一个外延层(epi层)，和/或者硅绝缘体(SOI)结构。更进一步，衬底可包括形成在其上的多种特征，包括有源区域，有源区域中的源极和漏极区域，隔离区域(例如，浅沟槽隔离(STI)特征)，和/或者本领域已知的其它特征。参考图2的例子，提供了一个衬底202。