[发明专利]具有三维层叠结构的半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，是一种将多层半导体电路层层叠于支持基板上构成的 具有三维层叠结构的半导体器件的制造方法，其特征在于，包括：

在构成所述多层半导体电路层中的每一层的半导体基板的内部或表面，从所述半导体 基板的表面一侧起，形成所要的元件或电路的工序；

用第1绝缘膜覆盖形成了所述元件或电路的所述半导体基板表面的工序；

贯穿所述第1绝缘膜到达所述半导体基板的内部，同时还从所述半导体基板表面一侧 起形成用第2绝缘膜覆盖内壁面的沟槽的工序；

从所述半导体基板的表面一侧起，向所述沟槽的内部充填导电材料形成导电插头的工 序；

使用配置于与所述导电插头的所述半导体基板的表面一侧的端部对应的位置的第1电 极，将所述多层半导体电路层中的一层固定于所述支持基板、并将所述多层半导体电路层 中的其他层依次固定于前一层半导体电路层的背面的工序；

其中，在每固定一层半导体电路层之后，对固定的一层半导体电路层作如下处理：

将所述固定的一层半导体电路层中的半导体基板从其背面一侧起选择性地除去， 以使所述第2绝缘膜露出于所述半导体基板的背面一侧的工序；

形成覆盖所述半导体基板的背面的第3绝缘膜的工序，以及

选择性地除去露出于所述半导体基板的背面一侧的所述第2绝缘膜，以使所述导 电插头露出于所述半导体基板的背面一侧的工序，其中，所述第3绝缘膜和覆盖所述沟槽 的壁面的所述第2绝缘膜一起被选择性地除去。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，

所述多层半导体电路层中的每一层除所述元件或电路外，还具有形成于所述第1绝缘 膜上的布线结构，所述沟槽贯穿所述第1绝缘膜和所述布线结构而形成。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，

在使所述第2绝缘膜露出于所述半导体基板的背面一侧的工序和使所述导电插头露出 于所述半导体基板的背面一侧的工序之间，还包括在所述第3绝缘膜上形成平坦的薄膜的 工序、以及选择性地除去所述平坦的薄膜的工序，

在使所述导电插头露出的工序中，和所述第2绝缘膜一起，所述第3绝缘膜和残留的 所述平坦的薄膜被选择性地除去。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，

还包括在露出于所述半导体基板的背面一侧的所述导电插头的端部形成第2电极的工 序。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，

在所述形成第2电极的工序中，通过将另行形成的导电材料片固定于所述导电插头的 端部，从而形成所述第2电极。

6.如权利要求4所述的半导体器件的制造方法，其特征在于，

在所述形成第2电极的工序中，通过将导电材料直接堆积于所述导电插头的端部，从 而形成所述第2电极。

7.如权利要求3所述的半导体器件的制造方法，其特征在于，

将露出于所述半导体基板的背面一侧的所述导电插头的端部作为第2电极使用。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，

所述半导体基板由单一的半导体晶片或半导体芯片形成。

9.如权利要求7所述的半导体器件的制造方法，其特征在于，

所述半导体基板由二维地配置的多件半导体晶片或半导体芯片形成。