[发明专利]用于制造半导体器件的方法

说明书

本申请要求于2008年11月07日提交的韩国专利申请第10-2008-0110201号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体器件，以及更具体地，涉及一种用于制造半导体器件的方法，该方法可以提高半导体器件中的沟道区的导电性。

背景技术

MOS晶体管中的沟道区的导电性由栅电极控制。即，导电沟道的电流驱动能力(current driving capability)由栅电极控制，该栅电极由形成在沟道区上的薄的绝缘层将其与沟道区隔离开。

如果通过将合适的控制电压施加到栅电极来形成导电沟道，则沟道区的导电性随着掺杂浓度和大量电荷载流子的迁移率而改变。沟道区的导电性是确定MOS晶体管的实际性能的主要因素。

如果半导体器件的尺寸逐步减小，则PMOS中空穴载流子的迁移率降低，从而不可能获得期望的漏极电流(drain current)。

发明内容

因此，本发明针对一种用于制造半导体器件的方法。

本发明的一个目的是提供用于制造半导体器件的方法，该方法可以提高半导体器件中的沟道区的导电性。

本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的这些目的和其他优点。

为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，用于制造半导体器件的方法包括以下步骤：在半导体衬底上顺序形成第一氧化膜、氮化膜和第二氧化膜；刻蚀第二氧化膜和氮化膜，以形成暴露部分第一氧化膜的第二氧化膜图样和氮化膜图样；执行至少一次氮注入，以在这样暴露的第一氧化膜下方的半导体衬底中形成氮注入区；在其上形成有第二氧化膜图样和氮化膜图样的半导体衬底的表面上形成第三氧化膜；刻蚀其上形成有第三氧化膜的半导体衬底，以形成穿过氮离子注入区的沟槽；以及在沟槽中填充氧化膜，以形成器件隔离膜。

在本发明的另一方面中，用于制造半导体器件的方法包括以下步骤：在半导体衬底上形成第一绝缘膜图样；通过使用第一绝缘膜图样作为掩膜对部分半导体衬底执行至少一次氮注入，从而形成氮注入区；在第一绝缘膜图样的侧壁上形成第二绝缘膜；使其上形成有第一绝缘膜图样和第二绝缘膜的半导体衬底经受各向同性刻蚀，以形成穿过氮注入区的沟槽；以及在沟槽中填充氧化膜，以形成器件隔离区。

可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。

附图说明

附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中：

图1至7是示出了制造半导体器件的方法的步骤的截面图。

具体实施方式

现在将详细描述实施例，在附图中示出了实施例的实例。在所有可能的地方，在整个附图中使用相同的标号以表示相同或相似的部件。

图1至7是示出了制造半导体器件的方法的步骤的截面图。

参照图1，在半导体衬底100上形成第一绝缘膜101。例如，第一绝缘膜101可以是顺序堆叠在半导体衬底100上的第一氧化膜110、氮化膜115以及第二氧化膜120的ONO层(氧化物-氮化物-氧化物层)。

在这种情况下，第一氧化膜110可以具有40埃到50埃的厚度，第二氧化膜120可以具有1000埃到1500埃的厚度。即，第二氧化膜120具有比第一氧化膜110更厚的厚度。

然后，参照图2，通过用来形成器件隔离膜的光刻法在第二氧化膜120上形成光刻胶图样125。然后，通过使用光刻胶图样125作为掩膜顺序刻蚀第二氧化膜120和氮化膜115，以暴露部分第一氧化膜110。

参照图3，实施灰化或剥离以去除光刻胶图样125。

然后，通过使用这样刻蚀的第二氧化膜120-1(在下文中，称为第二氧化膜图样)和氮化膜115-1(在下文中，称为氮化膜图样)作为掩膜，经由暴露的部分第一氧化膜110执行至少一次注入，以将氮注入到半导体衬底100中。从而，通过氮注入的方式，在暴露的第一氧化膜110的下方的半导体衬底100中形成氮注入区130。