[发明专利]差分输出电路和通信装置无效
申请号: | 200910210936.6 | 申请日: | 2009-11-12 |
公开(公告)号: | CN101741375A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 菊池秀和;市村元;绢笠幸久 | 申请(专利权)人: | 索尼株式会社 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;G05F3/26 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 陈桂香;武玉琴 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 电路 通信 装置 | ||
相关申请的交叉参考
本发明包含与2008年11月12日向日本专利局提交的日本在先专利 申请JP 2008-290189相关的主题,在此将该日本在先专利申请的全部内 容并入本文作为参考。
技术领域
本发明涉及一种以差分方式使用电流镜像电路的差分输出电路以及 使用该差分输出电路的通信装置。
背景技术
图1是表示以差分方式使用电流镜像电路的普通差分输出电路的示 例性结构的图。
如图1所示,差分输出电路1包括p沟道MOS(PMOS)晶体管Q1~ Q4、电流源I1和I2、偏置电源VB以及负载电阻器Rload1和Rload2。 在图1中,C1和C2分别表示电容器。
在这些构件中,第一电流镜像电路CM1由PMOS晶体管Q1和Q2、 电流源I1、负载电阻器Rload1以及电容器C1构成。相比而言,第二电 流镜像电路CM2由PMOS晶体管Q3和Q4、电流源I2、负载电阻器Rload2 以及电容器C2构成。在各个PMOS晶体管Q1和Q3中,栅极和漏极以 二极管的形式彼此连接。
在差分输出电路1中,当第一电流镜像电路CM1的主电流IinP增 加或减小时,晶体管Q1的栅极G1的电压变化可以由晶体管Q1的二极 管差分电阻和栅极G1的电容器C1确定。例如,由于二极管差分电阻在 通过较大电流偏置的状态下较小,所以栅极电压在该状态下的变化迅速, 那么从晶体管Q2的输出的变化也变得迅速。相反,二极管差分电阻在通 过较小电流偏置的状态下较高,因而栅极电位和从电流的变化缓慢。
但是,当电流变化显著时,电流递增变化时从电流的变化与电流递 减变化时从电流的变化是不对称的。因此,即使使用两个电流镜像来提 供差分电流信号给主电流,从电流的变化也会导致由差分对称扰动引起 的共模噪声。
图2是表示当负载电阻器与从输出相连时获得的典型差分输出的 图。示出了差分输出的平均电压或共模分量。这种噪声的缺点在于当远 距离传输差分信号时容易产生辐射。此外,当另外的共模信号异步叠加 在差分信号上时,缺点在于,在差分电流镜像的输出变化下的共模分量 变成噪声并干扰通信。
发明内容
因此,期望提供一种能够防止产生共模噪声的差分输出电路以及使 用该差分输出电路的通信装置。
根据本发明的第一实施例,提供一种差分输出电路,其至少包括: 第一电流镜像电路、第二电流镜像电路、一端彼此相连的第一负载电阻 器和第二负载电阻器以及偏置电源,所述偏置电源将所述第一负载电阻 器的端部和所述第二负载电阻器的端部之间的连接节点偏置为预定电 位。在该差分输出电路中,所述第一电流镜像电路包括:第一主晶体管, 其栅极和漏极相连;第一电流源,其与所述第一主晶体管的漏极相连; 第一从晶体管,其漏极与所述第一负载电阻器的另一端相连;以及第一 电压跟随器,其将所述第一主晶体管的栅极电压供给到所述第一从晶体 管的栅极,在所述第一电压跟随器中,上升时的转换速率等于下降时的 转换速率。此外,所述第二电流镜像电路包括:第二主晶体管,其栅极 和漏极相连;第二电流源,其与所述第二主晶体管的漏极相连;第二从 晶体管,其漏极与所述第二负载电阻器的另一端相连;以及第二电压跟 随器,其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅 极,在所述第二电压跟随器中,上升时的转换速率等于下降时的转换速 率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼株式会社,未经索尼株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910210936.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种结构改良的集线器
- 下一篇:电连接器的结构