[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及具有布线的半导体器件的制造方法，该布线中堆叠了多 个导电层，本发明还涉及具有布线的半导体器件的制造方法，其中多个 导电层分别由不同的材料制成。特别地，本发明涉及具有布线的半导体 器件的制造方法，在该布线中，含有铝(Al)作为主要成分的导电层堆 叠在含有钼(Mo)作为主要成分的导电层上。

背景技术

提出了通过在绝缘表面上堆叠多个导电层并蚀刻该叠层来制造布线 的方法(见参考1：日本待审专利申请No.H07-169837)。

结合图6A至6C解释参考1所提及的布线制造方法。在绝缘表面600 上形成第一导电层601和第一导电层601之上的第二导电层602。在第 二导电层602上形成抗蚀剂掩模603(图6A)。使用掩模603，干法蚀 刻第二导电层602直至暴露第一导电层601的表面，以形成被处理成任 意形状的第二导电层612(图6B)。使用剩余的掩模对第一导电层601 进行湿法蚀刻以形成第一导电层611。这样形成了具有第一导电层611 和第二导电层612的叠层的布线(图6C)。

在参考1所提及的布线制造方法中，在进行湿法蚀刻以处理第一导 电层601时，第二导电层612的蚀刻速率远小于第一导电层601的蚀刻 速率。这样，使已经被处理成任意形状的第二导电层612在该湿法蚀刻 几乎不会被蚀刻。

在参考1提及的布线制造方法中，在湿法蚀刻时，将第二导电层612 的蚀刻速率设成低于第一导电层601的蚀刻速率。因此，在该湿法蚀刻 中，第一导电层611有由于第二导电层612端部被蚀刻而(甚至内侧上) 被挖空的危险，或者有着具有第一导电层611和第二导电层612的叠层 的布线具有倒锥形的形状(见图6C)的危险。当以这种方式在该布线上 形成薄膜时，会发生诸如薄膜不连续的问题。

发明内容

本发明的目标是防止具有多个导电层的叠层被挖空和具有倒锥形形 状，并降低诸如形成于该布线上的薄膜不连续的问题。

本发明的一个特征在于，在半导体器件制造方法中，该方法包含步 骤：在绝缘表面上形成第一导电层；在第一导电层上形成第二导电层； 在该第二导电层上形成抗蚀剂掩模；使用该掩模通过干法蚀刻进行第一 蚀刻而将第二导电层处理成任意形状；以及使用剩下的掩模通过湿法蚀 刻进行第二蚀刻而处理该第一导电层以形成布线，其中在该干法蚀刻中， 将第二导电层的蚀刻速率设成高于第一导电层的蚀刻速率(方面1)， 且在该湿法蚀刻中，将第二导电层的蚀刻速率设成等于或高于第一导电 层的蚀刻速率(方面2)。

钼可用作第一导电层的材料，含有铝作为主要成分的金属可以用作 第二导电层的材料。当钼用作第一导电层的材料且含有铝作为主要成分 的材料用作第二导电层的材料时，实现“在该湿法蚀刻中第二导电层的 蚀刻速率设成等于或高于第一导电层的蚀刻速率”的陈述，即根据下述 条件1的上述方面2。

使用磷酸和硝酸的混合溶液进行湿法蚀刻，其中磷酸和硝酸的浓度 之比为70％或更高(条件1)。

注意，在条件1中，该混合溶液的温度为40℃或更高。

此外，第一导电层还可连接到诸如薄膜晶体管的元件。

已知的是，干法蚀刻-各向异性蚀刻-依赖于掩模精确地处理。由 于使用干法蚀刻处理第二导电层，可以改善第二导电层的处理精度。

根据方面1，“在干法蚀刻中，将第二导电层的蚀刻速率设成高于 第一导电层的蚀刻速率”，使得在该干法蚀刻中处理第二导电层时留下 第一导电层以覆盖该绝缘表面。因此，在干法蚀刻中产生的电荷可以通 过在绝缘表面上残留下来的第一导电层作为路径释放。相应地，可以防 止在干法蚀刻中产生的电荷积聚在绝缘薄膜等中，因此可以减小由于积 聚电荷引起的诸如介电击穿的损伤。

由于在湿法蚀刻中不产生类似干法蚀刻中的等离子体，电荷不会积 聚在绝缘膜等中，因此不存在诸如介电击穿的损伤这样的问题。采用湿 法蚀刻处理第一导电层；因此不存在诸如介电击穿的损伤问题，即使没 有在干法蚀刻期间由于该工艺引起的电荷可以释放的路径。因此，可以 通过湿法蚀刻来蚀刻该第一导电层，直至暴露处该绝缘表面的一部分。