[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种集成电路装置的制造方法，且特别涉及一种可增进装置效能的集成电路装置制造方法。

背景技术

半导体集成电路(IC)工业已经历了快速的成长。IC材料和设计的技术进步使得IC的生产世代不停地推新，每个世代都较前个世代有更小及更复杂的电路。传统IC工艺包括对IC中的各种元件形成一或多个接触点。例如，在工艺中通常会对基材(或晶片)的区域(掺杂区域)及于其上的栅极结构同时形成接触开口，然而传统对基材及栅极结构形成接触开口的工艺会使的栅极结构(例如栅极堆叠，如多晶硅和/或栅极电极)遭到侵蚀。这种对于栅极结构的过蚀刻(over-etching)会导致不想要的接触电阻及装置效能的衰减。

因此，业界需要的是一种制造集成电路装置的新颖方法来解决上述问题。

发明内容

为克服现有技术的缺陷，本发明提供一种半导体装置的制造方法，包含：提供一基材；形成至少一栅极结构于该基材上；形成多个掺杂区域于该基材中；形成一蚀刻停止层于该基材上；移除该蚀刻停止层的一第一部分，其中该蚀刻停止层的一第二部分仍保留在所述多个掺杂区域上；形成一硬掩模层于该基材上；移除该硬掩模层的一第一部分，其中该硬掩模层的一第二部分仍保留在该至少一栅极结构上；以及形成一第一接触点由硬掩模层的该第二部分贯穿至该至少一栅极结构及一第二接触点由该蚀刻停止层的该第二部分贯穿至所述多个掺杂区域。

本发明也一种半导体装置的制造方法，包含：提供一基材；形成至少一栅极结构于该基材上，其中该至少一栅极结构包含一虚置栅极；形成一蚀刻停止层于该基材上，包含在该至少一栅极结构上；形成一第一层间介电层于该蚀刻停止层上；在该第一层间介电层及该蚀刻停止层上进行一化学机械研磨工艺直至暴露出该至少一栅极结构的一顶部部分；替换该至少一栅极结构的该虚置栅极；形成一硬掩模层于该至少一栅极结构的该顶部部分上；形成一第二层间介电层于该第一层间介电层上，包含在该硬掩模层上；以及形成一或多个接触开口至该至少一栅极结构及该基材。

本发明还提供一种半导体装置，包含：一基材，具有至少一栅极结构于其上及多个掺杂区域于其中；一硬掩模层，置于该至少一栅极结构上；一蚀刻停止层，置于所述多个掺杂区域上；一介电层，置于该硬掩模层及该蚀刻停止层上；以及一或多个接触点，其中该一或多个接触点延伸穿越该介电层及该硬掩模层至该至少一栅极结构，且其中该一或多个接触点延伸穿越该介电层及该蚀刻停止层至所述多个掺杂区域。

在本发明中，硬掩模层可在进行第一蚀刻工艺以形成接触开口至蚀刻停止层时，保护栅极结构，特别是栅极结构的栅极层。硬掩模层可作为对于第一蚀刻工艺的蚀刻停止层。因此，可避免蚀刻栅极结构，例如栅极层。作此预防也可减少栅极结构的接触电阻上升以提供装置效能的改进。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1为依照本发明的一实施例的集成电路装置制造方法的流程图。

图2A～2N为依图1所述的方法制造集成电路装置的一系列剖面图。

并且，上述附图中的附图标记说明如下：

200～半导体装置          210～基材

212～隔离区域            220～栅极结构

222～高介电常数介电层    224～虚置栅极层

225～密封层              226～轻掺杂源极/漏极区

227～间隔衬层            228～栅极间隔物

230～源极/漏极区         232～蚀刻停止层

234～层间介电层          236～功函数层

238～栅极层                    240～硬掩模层

242～光致抗蚀剂层

242A～光致抗蚀剂层的第一部分

242B～光致抗蚀剂层的第二部分

244～层间介电层

246A、248A～第一接触开口

246B、248B～第二接触开口

250、252～接触点

具体实施方式