[发明专利]半导体芯片栅格阵列封装及其制造方法

说明书

技术领域

本发明一般涉及半导体封装。更具体来说，本发明涉及用于加工半导体芯片栅格阵列封装的方法以及可以使用该方法制造的半导体芯片栅格阵列封装。

背景技术

一种典型类型的封装半导体是四方扁平封装(Quad Flat Pack，QFP)，其由安装到引线框架的半导体管芯形成。引线框架由金属片材形成，该金属片材包括通常称为标志(flag)的管芯附接焊盘(die attach pad)和将该标志附接到框架的臂。引线框架的引线上的焊盘通过导线接合到管芯的电极，以提供容易地将该管芯电连接到电路板等的手段。在电极和焊盘通过导线接合之后，将该半导体管芯和焊盘密封在诸如塑料材料的化合物(材料)中，只留下部分引线被露出。将这些露出的引线从引线框架的框架上切断(拆分，singulate)并弯曲以使其容易连接到电路板。然而，QFP封装的固有结构导致对引线数量的限制，并且因此限制可用于特定QFP封装尺寸的封装的外部电连接的数量。

作为QFP封装的替代，已经开发出了栅格阵列封装。栅格阵列封装增加了外部电连接的数量，同时保持或者甚至减小封装尺寸。这种栅格阵列封装包括针型栅格阵列(Pin Grid Array)、球型栅格阵列(Ball Grid Array)和基板栅格阵列(Land Grid Array)。典型地，大多数传统栅格阵列封装是基于衬底的，并且相对昂贵。因此，已经开发出较便宜的基于引线框架的栅格阵列封装。然而，由于这种基于引线框架的栅格阵列封装的外部电连接的密度高，因此当将它们焊接到电路板时，相邻的外部电连接之间可能出现焊料短路。此外，基于引线框架的栅格阵列封装的外部电连接典型地由导电材料(例如铜或铝)的薄的单一片材制成，并且这些连接也许不能充分地保持在密封化合物(材料)内并且可能松动。

附图说明

通过参考以下对优选实施例的说明及附图，可以最好地理解本发明及其目的和优点，在附图中：

图1是根据本发明的实施例的导电片材的平面图；

图2是图1的导电片材的通过2-2’的截面图；

图3是根据本发明的实施例在已经进行沟道蚀刻之后的图1的导电片材的通过2-2’的截面图；

图4是根据本发明的实施例在安装半导体管芯之后的导电片材的通过2-2’的截面图；

图5是根据本发明的实施例导线接合之后的导电片材的通过2-2’的截面图；

图6是根据本发明的实施例在进行密封之后的导电片材的通过2-2’的截面图；

图7是根据本发明的实施例在导电片材的面对外部的表面上按阵列布置抗蚀剂材料之后的导电片材的通过2-2’的截面图；

图8是根据本发明的实施例在蚀刻面向外部的表面之后的导电片材的通过2-2’的截面图；

图9是根据本发明的实施例的半导体芯片栅格阵列封装的下侧平面图；

图10是示出根据本发明的实施例的用于制造图9的半导体芯片栅格阵列封装的方法的流程图；以及

图11是根据本发明的实施例包括图9的半导体芯片栅格阵列封装的部分电路板组件的截面图。

具体实施方式

意图将以下结合附图给出的详细说明作为对本发明的当前优选实施例的说明，并且不意味着其代表可以实施本发明的仅有形式。应该理解，通过意图包含在本发明的精神和范围内的不同实施例可以实现相同或等价的功能。在所有附图中，使用相同的标号表示相同的要素。此外，术语“包括”、“包括的”或它的任何其它变体都意图涵盖非排他的包括，使得包括一系列要素或步骤的封装、电路、装置组件及方法步骤不仅包括那些要素，而且还可以包括没有明确列出或者这些封装、电路、装置组件或步骤固有的其他要素或步骤。由“包括一个...”引导的要素或步骤在没有更多约束的情况下，不排除包括该要素或步骤的额外相同要素或步骤的存在。