[发明专利]具有处理器及输入/输出控制器的系统

说明书

技术领域

本文中讨论的实施例的某一方面涉及具有处理器及输入/输出(I/O) 控制器的系统。

背景技术

部分地构成信息设备的系统板被构造成响应于接收到IO请求而控制 相继的请求之间的顺序。IO请求需要顺序保证以使得后续请求不会跳过 在先请求。当请求存储器访问时，系统板控制顺序以在完成基于在先请求 的存储器访问之后发送后续请求。

系统板中的IOC(输入/输出控制器)在接收到关于存储器访问建立 的响应之后发出后续请求。IOC将后续请求保持从发送在先请求到接收 到响应的时间段。因此，从接收到请求到完成处理后续请求会花费很长时 间。

已经提出了在日本特开专利公报06-187231号、日本特开专利公报 04-190435号及日本特开专利公报2007-148507号中公开的技术。

发明内容

因此，本发明的目的是缩短从接收到在先请求到完成处理后续请求所 花费的时间段。

根据实施例的一方面，提供了一种控制系统的方法，该系统具有用于 存储数据的存储器、用于发出与数据对应的多个请求的连接到I/O单元的 I/O控制器以及连接到存储器和I/O控制器的处理器，该方法包括：参考 在先请求和在所述在先请求之后的后续请求的请求类型，确定所述在先请 求和所述后续请求的保证顺序控制是要由所述处理器还是所述I/O控制 器来执行，所述在先请求和所述后续请求包括在多个请求之中，所述保证 顺序控制用于防止所述后续请求跳过所述在先请求；当确定单元确定所述 保证顺序控制由所述处理器执行时，在向所述处理器发送所述在先请求之 后，在不确认所述处理器是否已完成处理所述在先请求的情况下向所述处 理器发送所述后续请求；当所述确定单元确定所述保证顺序控制由所述 I/O控制器执行时，向所述处理器发送所述在先请求，并且当在所述处理 器处完成所述在先请求的执行时，向所述处理器发送所述后续请求。

附图说明

图1是例示根据实施例1的系统板的结构的框图；

图2是例示从IOC到存储器的包路径的图；

图3是例示根据实施例1的IOC的结构的框图；

图4是例示控制单元表的示例的说明图；

图5是例示从IOC到存储器的包路径的说明图；

图6是例示根据实施例1的CPU的结构的框图；

图7是例示如何缩短等待时间的说明图；

图8是例示根据实施例1的在系统板中执行的请求顺序保证处理的流 程的序列图；

图9是例示当发生错误时在系统板中执行的请求顺序保证处理的流 程的序列图；

图10是例示根据实施例2的在系统板中执行的请求顺序保证处理的 流程的序列图；

图11是例示现有技术的说明图；

图12是例示现有技术的说明图；以及

图13是例示现有技术的说明图。

具体实施方式

将参照附图描述根据本发明技术的请求顺序控制系统、请求顺序控制 方法及请求顺序控制程序的示例。

参照图11，系统板上安装有CPU(中央处理单元)、SC(系统控制 器)、IOC(外部输入/输出控制器)及存储器。以上构造的系统板用于按 IOC、SC、存储器的顺序传送IO请求。

参照图12，当IOC从外部输入接收到需要顺序保证的请求时，系统 板向SC发出在先请求。当从IOC接收到在先请求时，SC使该在先请求 进入流水线，并向存储器发送出存储器访问请求。

当建立了存储器访问时，SC向IOC发送关于存储器访问建立的响应。 在从SC接收到关于存储器访问建立的响应之后，IOC向SC发出后续请 求。如图13中所例示的，IOC对所有需要顺序保证的IO请求执行顺序 保证。

实施例1：

在下面的示例中，首先将描述根据实施例1的系统板的结构及处理流 程，然后将描述实施例1的优点。下文中将描述用作CPU及SC的系统 板的示例。

系统板结构：

首先将参照图1描述根据实施例1的系统板1。图1是例示根据实施 例1的系统板1的结构的框图。参照图1，根据实施例1的系统板1包括 经由总线等而相互连接的IOC10、CPU20及存储器30(图中例示的“存 储器”，适用于下面的描述)。将描述各个元件的各个处理流程。