[发明专利]具有高维持电压的SCR ESD保护结构

说明书

技术领域

本发明涉及运用半导体可控硅(Semiconductor controlled rectifier，SCR)器件的静电保护(electrostatic discharge，ESD)，更具体的说，是关于一种具有高维持电压的SCR ESD保护结构。

背景技术

集成结构工艺的不断发展，集成结构的特征尺寸逐渐减小，诸如短栅长、薄栅氧化层、浅结深、漏区轻掺杂以硅化物掺杂等先进工艺，在提高集成结构性能和集成度的同时却造成内部结构在静电泄放ESD冲击来临时更容易被损坏。据统计，每年半导体工业因为ESD造成的经济损失以数十亿美元计。因此，在每一个输出入端口处设置ESD防护结构便成为预防ESD应力对栅氧化层造成损害的有效办法之一。

ESD保护结构的设计目的就是要避免工作结构成为ESD的放电通路而遭到损害，保证在任意两芯片引脚之间发生的ESD，都有适合的低阻旁路将ESD电流引入电源线。这个低阻旁路不但要能吸收ESD电流，还要能钳位工作结构的电压，防止工作结构由于电压过载而受损。这条结构通路还需要有很好的工作稳定性，能在ESD发生时快速响应，而且还不能对芯片正常工作结构有影响。。为了在各个阶段都能有效保护芯片，人们采用多种片上防静电保护器件。常用的保护器件结构有二极管、双极型三极管、栅接地NMOS管(GGNMOS)和可控硅整流器件(SCR)等。利用SCR对于防止ESD是一种理想的解决方案。

SCR对于ESD静电保护是非常有吸引力的器件，在一个相对小的维持电压下，它本身的再生反馈机制导致回滞特性，这减小了ESD事件发生时SCR的功耗，另外SCR的鲁棒性比其他的二极管和GGNMOS好。

当SCR应用于ESD保护时，小的维持电压会带来许多问题，特别是电源钳位结构。这是因为当结构正常工作时，小的维持电压会允许SCR保持触发状态之后的在低阻抗状态，这种现象为ESD事件引起的闩锁(ESD-induced latch up)。因为维持电压小于电源电压，它需要增加维持电压大于电源电压来避免这种风险。

在相关的技术中，有人提出通过增加阳极和阴极的距离来增大维持电压以防止闩锁的发生，但这样会增大器件的尺寸。还有人提出了在版图中减小P+掺杂区的面积，来减小发射效率从而增加维持电压，但这减小了二次热击穿失效电流。

发明内容

本发明的目的在于提供一种新型ESD保护器件结构，而与传统的工艺相比，它并没有增加额外的工艺步骤。本发明所述的具有高维持电压的ESD防护结构，还可以防止闩锁现象的发生。

本发明是一个半导体寄生可控硅SCR结构，形成于一器件上，所述器件包含有：一个P型衬底，在P型衬底上设有N型掩埋层，在N型掩埋层上设有N型阱，在P型衬底上还设有与N型阱平行的P型阱。在N型阱中设有第一N+掺杂区和第一P+掺杂区，第一N+掺杂区和第一P+掺杂区通过接触孔引出并连接在一起，作为器件的阳极，在P型阱中设有第二N+掺杂区和第二P+掺杂区，第二N+掺杂区和第二P+掺杂区通过接触孔引出并连接在一起，作为器件的阴极，所述的静电放电防护SCR结构由所述P+掺杂区，所述N型阱，所述N型掩埋层，所述P型阱，和所述N+掺杂区所组成。

N型掩埋层增加了N阱的面积，故增加了N阱电阻，从而进一步增加维持电压；另一方面，这个N型掩埋层还可以降低P型衬底的浓度，使更多的电流通过这个N型掩埋层，增加了ESD的鲁棒性。

本发明的ESD防护结构一方面具有良好的ESD防护能力，另一方面，又可以免除低维持电压所可能发生的闩锁效应。

附图说明

图1为传统的SCR结构的剖面示意图；

图2为图1所示的传统SCR结构的等效电路图；

图3为图1所示的传统SCR结构的伏安特性图；

图4为本发明的ESD防护结构的剖面示意图；

附图符号、标号说明：

10、50～P型衬底

11、51～N阱区域

12、52～P阱区域

13、15、53、55～N+掺杂区

14、16、54、56～P+掺杂区

58～N型掩埋层

具体实施方式

图1为传统的侧向SCR的剖面示意图。这是一个制造在P型衬底10上双阱器件，在衬底10上的是N型阱11和P型阱12，N型阱11通过N+掺杂区13与P+掺杂区14相连接，作为SCR的阳极，P型阱12通过N+掺杂区15与P+掺杂区16相连接，作为SCR的阴极；P+掺杂区14，N型阱11，P型阱12，以及N+掺杂区15构成了PNPN的结构。