[发明专利]限漏流的高鲁棒亚阈值存储单元电路

说明书

技术领域

本发明涉及亚阈值工作区域下的存储单元，尤其是一种限漏流的高鲁棒亚阈值存储单 元电路。它可以使得存储单元阵列的最小能耗电点进一步降低到200mV左右，是目前已 知存储单元阵列中能耗最低的存储单元。

背景技术

存储单元阵列是现代数字系统的重要组成部分，也往往是系统设计的功耗瓶颈。市场 对各种便携式设备需求的不断提高对存储单元阵列的降低功耗技术提出了更高的要求。

亚阈值设计是当前超低功耗设计的热门。通过降低电源电压(Vdd)进入电路的亚阈 值区域——Vdd小于阈值电压(Vth)，使得系统工作在电路的线性区，进而显著降低系统 的动态、静态功耗。亚阈值存储单元阵列的设计更是凸显了亚阈值设计的低功耗优越性。 但是在具体的实现过程人们发现受漏电流的影响最低能耗点并不会随着电源电压的降低 而降低。如图1所示

任意电路消耗的每次操作消耗的功耗：

E_TOTAL＝E_DYN+E_LEAK＝C_effV_dd²+W_effI_leakV_ddt_dL_DP

E_DYN＝C_effV_dd²

E_LEAK＝W_effI_leakV_ddt_dL_DP

E_DYN和E_LEAK为每次操作的动态功耗和漏流功耗。C_eff和W_eff为等效电容和相对宽度。 t_d和I_leak为特征反相器的延迟和漏流。L_DP是等效到反相器的逻辑深度。随着Vdd的减小， 动态功耗以平方的关系下降。由于DIBL效应，反相器的漏流会随着Vdd的下降而下降， 同时t_d也会由于电源电压进入subthreshold领域而呈指数级增长。从而漏流功耗会随着电 源电压的下降而呈上升趋势。相反变化的E_DYN和E_LEAK使得电路存在一个最优的电源电 压Vdd_opt，使得系统的整体能耗最低。

Vdd_opt的选择取决于动态功耗和漏流功耗在系统中所占的比例。由于存储单元阵列本 身具有的互补特点，单元内漏电流始终存在，漏流能耗较大，因而与常规的数字电路相比， 存储单元阵列的Vdd_opt会根据实际情况选取较大的值。所以，管理存储单元的静态漏电流 是低功耗设计的关键点。通过静态漏电流进一步降低电源电压到数据保持电压(data retention voltage，DRV)，存储单元阵列的能耗将被显著的降低。但是电源电压的降低又 会使得存储单元受工艺偏差的影响变大。

采用亚阈值设计技术可以成平方项关系降低系统功耗。作为现代化数字设计中不可缺 少的部分和系统设计的功耗瓶颈，亚阈值存储电路的设计已经证实了存储单元的动态功 耗，静态功耗可以随着电源电压的下降成平方项减少。但是受存储单元阵列的高漏电流功 耗的影响，最优能耗点的电源电压是目前已知数字逻辑中最高的。为了解决这一问题，最 大化节省能耗，管理存储单元的静态漏电流，使得存储单元阵列最优能耗点的电源电压进 一步降低成为本发明的关键点。但是电源电压的降低又会使得存储单元受工艺偏差的影 响。

发明内容

本发明的目的是克服现有技术之缺陷，针对亚阈值电路的实际特点设计了一种限漏流 的高鲁棒亚阈值存储单元电路，它能在超低电源电压工作同时又具有较强的工艺偏差容忍 度，最小化电路的漏电流，无需消耗额外的动态功耗，且可与传统的存储单元直接替换。

为实现以上目的，本发明采用的技术方案如下：