[发明专利]具有脉宽调制模块的数字处理器及其方法

权利要求书

1.一种用于相对于一脉宽调制PWM循环时序而协调触发模拟-数字转换的设备， 其包括：

一定时器计数器，其具有一时钟输入；

一加法/减法电路，其具有一耦合至一加控制信号的控制输入，其中当所述加控制 信号得到确定时，所述加法/减法电路进行加，当未得到确定时，所述加法/减法电路进 行减；

一比较电路，其具有一耦合至所述定时器计数器的一输出的第一输入，以及一耦 合至所述加法/减法电路的一输出的第二输入；

一第一多路复用器，其具有一耦合至一下降缘模式信号的控制输入，一耦合至所 述加法/减法电路的一第一输入的输出；

一触发偏移寄存器，其具有一耦合至所述加法/减法电路的一第二输入的输出；

一第二多路复用器，其具有一耦合至所述加法/减法电路的所述加控制信号的控制 输入，一耦合至所述第一多路复用器的一第一输入的输出，以及一耦合至一PWM信 号的一开始时间值的第二输入；

一现用工作循环寄存器，其具有一耦合至所述第一多路复用器的一第二输入的输 出；

一现用周期寄存器，其具有一耦合至所述第二多路复用器的一第一输入的输出；

一第三多路复用器，其具有一耦合至一限流模式及下降缘模式信号的控制输入， 一耦合至来自所述比较电路的一输出的第一输入，以及一耦合至一故障信号的一上升 缘的第二输入；以及

一脉冲驱动器，其具有一用于PWM信号修改的外部控制输入信号，一耦合至所 述第三多路复用器的一输出的脉冲输入，以及一耦合至一模拟-数字转换器ADC的一 触发输入的输出。

2.如权利要求1所述的设备，其中当所述下降缘模式信号未得到确定，所述加 控制信号得到确定且所述限流模式信号未得到确定时：

所述PWM信号的所述开始时间值耦合至所述加法/减法电路的所述第一输入；

一来自所述触发偏移寄存器的所述输出的时序偏移值耦合至所述加法/减法电路 的所述第二输入；

所述PWM信号的所述开始时间值与时序偏移值之和从所述加法/减法电路输出 至所述比较电路的所述第二输入；以及

当来自所述加法/减法电路的所述和输出与一来自所述定时器计数器的计数值相 等时，一来自所述比较电路的匹配输出通过所述第三多路复用器耦合至所述脉冲驱动 器的所述输入，借此在所述脉冲驱动器的所述输出处产生一触发信号。

3.如权利要求1所述的设备，其中当所述下降缘模式信号得到确定，所述加控 制信号未得到确定且所述限流模式信号未得到确定时：

一来自所述现用工作循环寄存器的现用工作循环值耦合至所述加法/减法电路的 所述第一输入；

一来自所述触发偏移寄存器的所述输出的时序偏移值耦合至所述加法/减法电路 的所述第二输入；

所述现用工作循环值与所述时序偏移值之差输出至所述比较电路(1004)的所述 第二输入；以及

当来自所述加法/减法电路的所述差输出与一来自所述定时器计数器的计数值相 等时，一来自所述比较电路的匹配输出通过所述第三多路复用器耦合至所述脉冲驱动 器的所述输入，借此在所述脉冲驱动器的所述输出处产生一触发信号。

4.如权利要求1所述的设备，其中当所述下降缘模式信号得到确定，所述加控 制信号得到确定且所述限流模式信号未得到确定时：

一来自所述现用工作循环寄存器的现用工作循环值耦合至所述加法/减法电路的 所述第一输入；

一来自所述触发偏移寄存器的所述输出的时序偏移值耦合至所述加法/减法电路 的所述第二输入；

所述现用工作循环值与所述时序偏移之和从所述加法/减法电路输出至所述比较 电路的所述第二输入；以及

当来自所述加法/减法电路的所述和输出与一来自所述定时器计数器的计数值相 等时，一来自所述比较电路的匹配输出通过所述第三多路复用器耦合至所述脉冲驱动 器的所述输入，借此在所述脉冲驱动器的所述输出处产生一触发信号。