[发明专利]一种具有增益校正功能的数字存储示波器

说明书

技术领域

本发明涉及数字存储示波器技术领域，具体来讲，涉及一种具有增益校正功能的数字存储示波器。

背景技术

数字存储示波器中，由于模数转换器(ADC)的输入范围都比较小，通常在1Vpp左右，不可能满足示波器小到几毫伏、大到几十上百伏的输入范围，所以必须设计信号调理通道对模拟信号进行不失真的调理，如对小信号进行放大、对大信号进行衰减。

随着使用环境，如温度的变化，增益放大器、信号衰减网络以及其他元器件的老化，会使数字存储示波器出现增益偏差，导致较大的测量误差，这就需要对数字存储示波器的增益进行校正。增益的校正通常是通过调节增益放大器的增益，使测量得到的幅度值与输入的标准模拟信号的参考值一致的方式来实现的。

增益放大器的调节一般有两种方案：

(1)、压控增益放大器

处理器产生增益控制字，然后数模转换器(DAC)根据该增益控制字产生增益控制电压给压控增益放大器，进而调节输入模拟信号的幅度，使得处理器读出的经过ADC量化的数值恢复到有效数值范围之内。

虽然压控增益放大器可以通过DAC产生的模拟电压，实现对模拟信号的幅度的连续调节，但通常该类压控增益放大器的有效带宽通常只能达到100M左右，对于更高带宽要求的数字存储示波器，则无法满足要求。

(2)、数控可变增益放大器

通过处理器产生增益控制字，进而调节输入模拟信号的增益。数控可变增益放大器虽然可以工作在较高的带宽范围内，但是由于增益控制字的长度有限，增益调节的步长往往比较大，通常0.5dB～2dB，不能实现连续调节，增益控制精 度低，所以增益控制的效果往往不太理想。

发明内容

本发明的目的在于克服现有技术数字存储示波器增益校正过程中增益精度低的不足，提供一种增益控制精度高的数字存储示波器，从而有效地实现了数字存储示波器的校正。

为实现上述目的，本发明的具有增益校正功能的数字存储示波器，包括信号调理通道、并行比较型ADC、数据存储器以及处理器，其特征在于，还包括一DAC，DAC的输入接到处理器，输出连接到并行比较型ADC参考电压输入端，用于接收处理器输出的增益控制字，并转换成电压输出到并行比较型ADC作为模数转换的参考电压；

在校正时，某一垂直档位对应的输入标准参考模拟信号到信号调理通道，标准参考模拟信号在信号调理通道进行调理后输出到并行比较型ADC中进行模数转换，转换后的采集数据输出到数据存储器中；处理器读取数据存储器中的采集数据，计算出实际量化幅度值，并与理论量化幅度值进行比较；如果两者之差超过了规定的范围，则改变增益控制字，从而改变并行比较型ADC模数转换的参考电压，调节并行比较型ADC采样数据的量化值，直至使根据采集数据计算出的实际量化幅度值与理论量化幅度值之差不超过规定的范围，处理器更新增益控制字存储器中增益控制字，退出校正或进行下一个垂直档位的校正；如果两者之差未超过了规定的范围，则直接退出校正或进行下一个垂直档位的校正；

在正常使用时，处理器读取增益控制字存储器中的增益控制字，并发送给所述的DAC，转换成电压输出给并行比较型ADC作为模数转换的参考电压，并行比较型ADC根据输入的模数转换的参考电压进行模数转换，转换输出的采集数据送入数据存储器中存储，然后由处理器读取出来进行处理并显示。

本发明的发明目的是这样实现的：

本发明根据并行比较型ADC本身的原理，提出了一种新的增益控制方案，能够对增益进行连续的调节，从而提高了增益控制精度，有效地实现了数字存储示波器的校正。

ADC是数字存储示波器的核心器件之一，ADC按照转换信号的关系分类，可以分为直接转换型和间接转换型。而按照转换电路结构和工作原理分类，又可以分为并行比较型，分级型，逐次逼近型，跟踪计数型，积分型，压频转换型和∑-Δ型。其中并行比较型ADC转换速率最快，采样速率能达到1GSPS以上，能够满足数字存储示波器高速信号采集的要求，所以数字存储示波器高速ADC的内部结构大多采用并行比较型ADC。

并行比较型ADC属于直接转换型，采用2ⁿ-1个电压比较器，仅作一次比较而实行转换，又称FLash(快速)型。在这种ADC中，n位的转换需要2ⁿ个精密分压电阻，2ⁿ-1个电压比较器，2ⁿ-1个锁存器和一个编码器。