[发明专利]一种数字化电流调制的扩频时钟信号产生器

说明书

技术领域

本发明属于电子技术领域，涉及时钟信号产生技术、频率调制技术和抗电磁干扰技术， 特别涉及采用数字化调制电流调制方式实现的扩频时钟产生器。

背景技术

集成度的不断提高是微电子技术的一个核心发展方向，而随着芯片集成度的不断提高， 越来越多的控制电路与功率处理器件集成在一个芯片中，芯片工作频率越来越高，使得电磁 干扰问题越来越严重。为此国际电工委员会(IEC)中设立的国际无线电干扰专业委员会 (CISPR)国际标准化组织，以及美国联邦通信委员会(FCC)等具有政府职能的机构，先 后制订出各种电磁兼容(EMC)标准、测试方法及相关法律。如何提升高集成芯片的抗干扰 能力，同时降低集成芯片对外部环境的干扰是一个急需解决的问题。

近年来有多种抑制电路电磁干扰(EMI)的方案被提出，例如添加耦合电容，斜率控制， 减小封装电感，扩频技术等等。其中扩频技术省略了滤波电路，电路结构简单有效而被广泛 应用。它通过调制开关频率的方法，把集中在开关频率及其谐波上的能量分散到它们周围的 分立边频带上，由此降低各个频点上的电磁干扰幅值，达到低于电磁干扰标准规定的限值。

时钟信号产生器是电子技术中常用的基础电路，其应用十分广泛。现有的各种集成电路 中，越来越多的将时钟信号产生器集成在一起，这就使得时钟信号产生器本身的EMI性能必 须要符合EMC标准。在这样的技术需求下，各种扩频时钟信号产生器应运而生。

传统的扩频时钟信号产生器通常是由锁相环电路产生。现有技术中通常有三种实现方式： 第一种，将一个∑Δ调制器引入锁相环(PLLs)；第二种对多相锁相环的输出进行数字化处理 或者是用延迟锁定环(DLL)来产生时钟；第三种是在PLLs中用电压控制振荡器(VCO) 直接调制。前两种结构比较复杂，第三种结构简单而且没有∑Δ噪声，但是当输入频率比较低 或者所要求的带宽比较小的时候，在环路滤波中需要大的滤波器件，这将占用很大面积，使 全集成困难。

发明内容

本发明提供一种数字化电流调制的扩频时钟信号产生器，该扩频时钟信号产生器利用数 字化可变电流调制技术，通过直接改变时钟信号产生器中振荡电容的充/放电电流的大小来改 变时钟信号产生电路输出时钟信号频率，从而产生扩频时钟信号。本发明在具有良好的EMI 性能的前提下，避免使用了难以集成的滤波器件，从而降低了芯片的面积；而采用数字技术 来产生扩频时钟信号，意味着本发明具有较低的功耗和良好的鲁棒性。

本发明技术方案如下：

一种数字化电流调制的扩频时钟信号产生器，如图1所示，包括一个时钟信号产生器和 一个数字化调制电流产生电路。所述数字化调制电流产生电路由一个产生M位二进制信号的 状态机、M个开关组成的开关组和M个微电流源组成；在所述数字化调制电流产生电路中， 利用状态机产生的二进制信号D_i(i＝1，2，3，…，M)来控制开关组中的开关K_i(i＝1，2，3，…，M)的 开启和关闭，当开关K_i开启时，第i个微电流源产生的电流I_i通过开关K_i叠加到整个数字化 调制电流产生电路产生的调制输出电流I_DVC当中；而所述数字化调制电流产生电路产生的调 制输出电流I_DVC与所述普通时钟信号产生器中振荡电容C₀充放电的偏置电流I_main叠加在一起 构成振荡电容C₀的充放电电流I_sum。

若状态机产生的二进制信号D_i对开关K_i而言为高电平开启，低电平关闭，则数字化调制 电流产生电路产生的调制输出电流若状态机产生的二进制信号D_i对开关K_i而 言为低电平开启，高电平关闭，则数字化调制电流产生电路产生的调制输出电流 其中与D_i是互补的关系。