[发明专利]电平移位电路

说明书

相关申请的交叉参考

本申请要求于2008年12月31日递交的韩国专利申请第10-2008-0137771号的优先权，其全部内容结合于此作为参考。

技术领域

本申请涉及一种电平移位电路。虽然本发明适合于较大范围的应用，但其尤其适合于包括被配置成缓冲电平移位电压的缓冲器。

背景技术

通常，电平移位器用于将具有指定电压电平的输入信号转换成具有另一电压电平的信号。具体地，电压移位器将低电压的输入信号转换成高电压的输出信号，然后提供输出信号。相反，电平移位器将高电压的输入信号转换成低电压的输出信号，然后提供输出信号。

图1是根据相关技术的电平移位电路的示图。

参考图1，该电平移位电路由电平移位单元10和缓冲器单元12组成。

电平移位单元10由多个PMOS晶体管P1～P4和多个NMOS晶体管NI～N4组成，并根据输入信号IN和反向输入信号INB或接地电压VSS的电平状态输出对应于电源电压VDD的移位信号SH。

例如，如果逻辑高电平的输入信号IN被输入至NMOS晶体管N1的栅极，并且逻辑低电平的反向输入信号INB被输入至NMOS晶体管N4，则PMOS晶体管P2被导通，使得对应于电源电压VDD的电位被施加至NMOS晶体管N2的栅极。因此，NMOS晶体管N2被导通，使得对应于接地电压VSS的电位被施加至PMOS晶体管P4的栅极。因为PMOS晶体管P4被导通，所以输出具有对应于电源电压VDD的电位的移位信号SH。

由于逻辑低电平的反向输入信号INB被输入至NMOS晶体管N4，所以PMOS晶体管P1和P3以及NMOS晶体管N3保持截止。

缓冲器单元12由PMOS晶体管P5和NMOS晶体管N5组成，这两个晶体管共同接收移位信号SH并串联连接在电源电压VDD的终端与接地电压VSS的终端之间。缓冲器单元12缓冲移位信号SH，然后输出输出信号OUT。

具体地，当输入逻辑高电平的移位信号SH时，输出具有对应于接地电压VSS电平的电位的输出信号OUT。当输入逻辑低电平的移位信号SH时，输出具有对应于电源电压VDD的电平的电位的输出信号OUT。

然而，由于移位信号SH被共同施加至构成缓冲器单元12的PMOS晶体管P5和NMOS晶体管N5的栅极，因此会根据移位信号SH的电平生成经过PMOS晶体管P5和NMOS晶体管N5从电源电压VDD终端到接地电压VSS终端的短路电流。这引起诸如EMI(电磁干扰)等的问题，从而可能通过归因于峰值电流的接地弹跳(ground bouncing)而产生故障。

发明内容

因此，本发明致力于一种电平移位电路，其基本上消除了由于相关技术的限制和缺点而产生的一个或多个问题。

本发明的目的是提供一种电平移位电路，通过该电路可以减小由缓冲电平移位电压而产生短路电流的峰值。

在下面的描述中将部分地阐述本公开的另外的优点、目的以及特征，并且根据对下文的分析，本发明的一部分将对本领域普通技术人员变得显而易见，或者可以从本发明的实践中了解。本发明的目的和其它优点可以由在其所写的说明书和权利要求以及附图中所具体指出的结构来实现和获得。

为了实现这些目的和其它优点，并且根据本发明的目的，正如本文所体现和广泛描述的，根据本发明的电平移位电路包括：第一电压供给控制单元，连接至第一电压端，以根据差分输入的第一输入信号信号和第二输入信号的状态控制经由第一路径或第二路径的第一电压的供给；第二电压供给控制单元，连接至第二电压终端，以控制经由第一路径或第二路径的第二电压的供给；开关单元，用于在第一路径或第二路径上控制第一电压供给控制单元与第二电压控制单元之间的连接；以及缓冲器单元，响应于在第一电压供给控制单元与开关单元之间输出的第一电位以及在第二电压供给控制单元与开关单元之间输出的第二电位，输出对应于第一电压或第二电压的输出信号。

优选地，第一电压供给控制单元包括：第一晶体管，在第一路径上连接在第一开关单元与第一电压终端之间，第一晶体管具有接收第一输入信号的栅极；以及第二晶体管，在第二路径上连接在第一开关单元与第一电压终端之间，第二晶体管具有接收第二输入信号的栅极。

优选地，第二电压供给控制单元根据经由第一电压供给控制单元存在或不存在第一电压的供给来控制第二电压的供给。