[发明专利]一种核壳结构填料/聚合物基复合材料及其制备方法

说明书

技术领域

本发明属于电子复合材料制备领域，特别是涉及一种金属包覆 陶瓷核壳结构粉末作为填料的核壳结构填料/聚合物基复合材料及其 制备方法。

背景技术

具有高介电常数、低介电损耗、易加工性的聚合物基复合电介 质材料在嵌入式封装技术，以及电能存储领域都有广泛应用前景。嵌 入式封装技术能够将分立元件嵌入印刷电路内部，是实现电子系统小 型化、轻薄化的关键。而嵌入式封装所采用的嵌入式电容器，所采用 的电容材料必须同时具备较高的介电常数同时与印刷线路板所采用 的有机材料具有良好的相容性。普通陶瓷电能存储电容，虽电容值较 大，但加工温度过高。而高介电性能聚合物基复合材料具有较好的介 电性能、较高的电压击穿场强、加工温度低，易成型等优点，故其在 这两个领域有很大的应用价值。

近年来，针对提高聚合物基体介电常数的研究很多。传统的陶 瓷/聚合物复合材料介电常数随陶瓷含量增大而增大，但其陶瓷填料 对于复合材料介电常数的提高并不是很有效，党智敏等人运用超高介 电常数的陶瓷CCTO与聚酰亚胺复合，其在CCTO体积分数为40％ 时，其介电常数依然低于50。党智敏还采取了在聚合物基体中添加 导电填料、陶瓷与聚合物基体组成三相复合材料，其利用导电颗粒在 绝缘基体内的渗流效应显著地提高了复合材料的介电常数，但在导电 填料接近渗流阈值附近复合材料介电损耗急剧增长。近来，乔治亚理 工学院的C.P.Wang等人运用表面有钝化层的Al粉，与环氧树脂组成 复合材料，铝表面的钝化层有效阻挡了导电填料间的电子迁移，极大 降低了逾渗点附近介电损耗，但是由于阻挡层的存在也使得复合材料 的介电常数不能被有效提高，其在100Hz测试频率下，介电常数的 最大值仅为110。

经文献检索，检索到的一些与本发明相关的文献，主要是以在 导体填料表面进行处理添加绝缘层从而减低介电损耗的报道，以下是 申请人检索到的与本发明相关的参考文献：

1.Z.M.Dang，Y.H.Lin，and C.W.Nan，Adv.Mater.(Weinheim，Ger.) 15，1625(2003).

2.J.W.Xu，C.P.Wong，Appl.Phys.Lett.87，082907(2005).

3.Z.M.Dang，T.Zhou，S.H.Yao，J.K.Yuan，J.W.Zha，H.T.Song，J.Y. Li，Q.Chen，W.T.Yang，and J.B.Bai，Adv.Mater.(Weinheim，Ger) 21，2077(2009)

4.Y.J.Li，M.Xu，and J.Q Feng，Z.M.Dang，Appl.Phys.Lett.89， 072902(2006).

5.L.Wang and Z.M.Dang，Appl.Phys.Lett.87，042903(2005).

6.J.Xu，C.P.Wong，Composites：Part A，13，38(2007).

7.Y.Rao，S.OGITANI，P.KOHL，C.P.Wong，J.Appl.Polym.Sci.83， 1084(2002)

8.S.H Yao，Z.M.Dang，M.J.Jiang，and J.B.Bai Appl.Phys.Lett. 93，182905(2008).

发明内容

本发明的目的是提供一种核壳结构填料/聚合物基复合材料及其 制备方法，该核壳结构填料/聚合物基复合材料具有较好的介电性能。

为了解决上述技术问题，本发明核壳结构填料/聚合物基复合材 料采用如下技术方案：

一种核壳结构填料/聚合物复合材料，包括：金属包覆陶瓷颗粒 而形成的核壳结构填料及聚合物，所述聚合物完全包覆所述核壳结构 填料。

所述陶瓷颗粒为CCTO、BT、BST、SrTiO₃、TiO₂中的一种。

所述金属为银、镍、钴、铜、铝中的一种。

所述聚合物为PVDF、P(VDF-TrFE)、P(VDF-TrFE-CFE)、PP、 PE、PMMA、Epoxy中的一种。

为了解决上述技术问题，本发明核壳结构填料/聚合物基复合材 料的制备方法采用如下技术方案：

一种制备核壳结构填料/聚合物基复合材料的方法，其具体步骤 为：