[发明专利]预报集成电路负偏压不稳定性失效的测试电路

权利要求书

1.一种预报集成电路负偏压不稳定性失效的测试电路，其特征在于：它包括 测量管PMOSFET3，NMOSFET7和NMOSFET8与电源组成的恒流偏置电路， PMOSFET9与NMOSFET10、NMOSFET11组成的电压参考电路，五个 NMOSFET17、NMOSFET18、NMOSFET19、NMOSFET21、NMOSFET23这五 个管子与PMOSFET13、PMOSFET14、PMOSFET15、PMOSFET16、PMOSFET20、 PMOSFET22这六个管子组成的滞回比较器电路，三个双向开关电路(K1，K2， K3)，反相器(24)，开关管PMOSFET12；该NMOSFET7，NMOSFET8，PMOSFET9， NMOSFET10，NMOSFET11均为栅漏短接结构；该测量管PMOSFET3用于测量 阈值电压漂移；该恒流偏置电路给PMOSFET3提供恒流偏置；该PMOSFET9 与NMOSFET10和NMOSFET11组成的电压参考电路给滞回比较器电路提供参 考电压，并给NMOSFET19的栅极提供偏置；三个双向开关电路(K1，K2，K3) 使PMOSFET3在应力退化与测试之间进行切换；反相器(24)将PMOSFET3 的栅极应力反相，并传输给其漏极；该开关管PMOSFET12在PMOSFET3处于 应力期间关闭滞回比较器电路、恒流偏置电路和电压参考电路，以减小功耗；测 试时，开关管PMOSFET12开启滞回比较器电路、恒流偏置电路和电压参考电路， 当PMOSFET3源漏之间的电压大于参考电压V_REF时，滞回比较器电路输出高电 平，预示着集成电路即将失效。

2.根据权利要求1所述的测试电路，其特征在于：在应力退化期间，测量管 PMOSFET3的源极接电源，栅极和漏极分别接相位相反的应力电压，测试时， 三个双向开关电路(K1，K2，K3)同时切换，使测量管PMOSFET3的源极接 到由NMOSFET7和NMOSFET8与电源组成的恒流偏置电路，其栅极与漏极同 时接地，此时其源漏间的电压传输给滞回比较器电路。

3.根据权利要求1所述的测试电路，其特征在于：NMOSFET7与 NMOSFET8串联连接，该NMOSFET8的漏极接电源，组成恒流偏置电路，该 NMOSFET7的源极与PMOSFET3的漏极相连，给测量管提供恒定电流。

4.根据权利要求1所述的测试电路，其特征在于：PMOSFET9的漏极与 NMOSFET10漏极相连，NMOSFET10的源极与NMOSFET11的漏极相连， NMOSFET11的源极接地，组成的电压参考电路，为滞回比较器提供参考电压 V_REF。

5.根据权利要求1所述的测试电路，其特征在于：PMOSFET13的源极与 PMOSFET14的源极相接并与开关管PMOSFET12的漏极相连，PMOSFET13栅 极分别与PMOSFET14的栅极和PMOSFET13的漏极相连，PMOSFET14的漏极 与PMOSFET16的漏极相连。

6.根据权利要求1所述的测试电路，其特征在于：PMOSFET15的源极与 PMOSFET16的源极相接并与开关管PMOSFET12的漏极相连，PMOSFET15栅 极分别与PMOSFET16的栅极和PMOSFET16的漏极相连，PMOSFET15的漏极 与PMOSFET13的漏极相连。

7.根据权利要求1所述的测试电路，其特征在于：NMOSFET17的源极与 NMOSFET18的源极相连，该NMOSFET17的漏极与PMOSFET13的漏极相连， NMOSFET17的栅极与NMOSFET7的漏极相连；该NMOSFET18的漏极与 PMOSFET16的漏极相连，NMOSFET18的栅极与NMOSFET11的漏极相连。

8.根据权利要求1所述的测试电路，其特征在于：NMOSFET19的栅极与 NMOSFET10的漏极相连，NMOSFET19的漏极与NMOSFET17的源极相连， NMOSFET19的源极接地。