[发明专利]在半导体器件中形成高K栅极叠层的方法

说明书

技术领域

本发明一般涉及形成半导体器件中的高K栅极叠层。更具体地，提供 了用于形成MOSFET器件的高K栅极层叠的方法，以便控制MOSFET 阈值电压。优选实施例提供阈值电压控制以及改善的沟道载流子迁移率。

背景技术

金属氧化物半导体(MOS)器件成为在最现代的集成电路中所采用的 CMOS(互补金属氧化物半导体)逻辑的基础。CMOS技术采用以互补方 式共同布线的nMOS(n沟道)和pMOS(p沟道)场效应晶体管(FET)。 这种MOSFET的栅极结构形成为层结构，或者说“叠层”，其中在半导 体(典型地为硅)衬底上形成电介质材料的一个或多个层，然后在电介质 上形成栅极电极。早期的器件使用SiO₂作为栅极电介质，并使用多晶硅作 为栅极电极。然而，随着特征尺寸减小以满足按比例缩小的要求，氧化物 厚度的减小导致由直接隧穿引起的显著的栅极氧化物漏电流。为了纠正新 一代VLSI(超大规模集成)的该问题，已利用介电常数比SiO₂更高的材 料来替代栅极电介质。这样的“高K”电介质由此具有高于3.9的介电常 数，且通常显著高于该值。例如，认为K＝5为中度的高，认为K＝20为极 高。用于栅极电介质的高K材料为金属氧化物，典型地为HfO₂或HfOSi。 在有关研发中，为了与高K电介质更相适应，已用金属栅极电极来替代多 晶硅栅极电极。

如在Callegari等人的“Low Tinv(≤1.8nm)Metal-Gated MOSFETs on SiO₂ Based Gate Dielectrics for High Performance Logic Applications”，Int. Conf.SSDM，Sept 16-18，Tokyo，Japan 2003中所讨论的，与多晶硅/SiO₂ 栅极叠层相比，在Si衬底上形成的金属/高K栅极叠层的电子迁移率显著 降低。该迁移率降低导致远程光子散射(参见M.V.Fischetti等人的 “Effective electron mobility in Si inversion layers in MOS systems with a high-k insulator：The role of remote phonon scattering”，J.Appl.Phys.90， 4587(2001))或者导致远程电荷散射(参见M.Hiratani等人的“Effective Electron Mobility Reduced by Remote Charge Scattering in High-K Gate Stacks，JJAP Vol.41，p.4521，(2002))。为了解决该问题，在A.Callegari 等人的“Charge trapping related threshold voltage instabilities in high permittivity gate dielectric stacks”，J.Appl.Phys.99，023079(2006)中提出 了尝试方式。该文献提出使用浓度朝向硅沟道渐变的HfO₂叠层。该技术 使得器件具有良好的电特性，尤其是良好的沟道迁移率，但导致器件阈值 电压的过大漂移。在V.Narayanan等人的“Band-Edge High-Performance High-k/Metal Gate n-MOSFETs using Cap Layers Containing Group IIA and IIIB Elements with Gate-First Processing for 45nm and Beyond”， VLSI Symposium，June 2006中给出了对解决该附加问题的尝试方式。该 文献提出了附图的图1中所示例的栅极叠层结构。具体地，在HfO₂电介 质的顶上且在金属栅极下面添加氧化镧层。这仅仅对nFET器件，而未对 pFET器件，改善了阈值电压漂移。另外，新层的引入导致沟道中的迁移 率的显著降低。解决金属/高K栅极叠层中的迁移率问题的其他尝试提出了 使用铪硅酸盐材料来减少光子散射并从而改善迁移率。然而，这些硅酸盐 材料具有比HfO₂(K～20)低的介电常数(K～12)，由此限制器件的按比 例缩小能力。具体地，小于23的硅酸盐材料层似乎难于实现，而在 Callegari等人的上述2003年的文献中实现了约12的HfO₂层。