[发明专利]半导体结构及其形成和操作方法

说明书

技术领域

本发明涉及半导体结构，特别涉及包括绝缘体上半导体(SOI)基板上 的射频开关的半导体结构、其制造方法及其操作方法。

背景技术

诸如场效应晶体管的半导体器件被用作模拟和射频(RF)应用中的RF 信号的开关器件。绝缘体上半导体(SOI)基板典型地用于这样的应用，这 是因为埋入绝缘体层的低介电常数而减少了器件间通过基板的寄生耦合。例 如，包括块体硅基板的整个基板的硅介电常数约为11.7千兆赫的范围。相反， 隔离包含器件的顶半导体层与操作基板的氧化硅的介电常数约为3.9。通过 设置埋入绝缘体层，其介电常数低于块体基板中半导体材料的介电常数，SOI 基板减少了各半导体器件与基板间的电容耦合，并且因此减少了半导体器件 间通过基板的二次电容耦合。

然而，即使采用SOI基板，由于射频应用中采用的高频范围(例如，可 为约900MHz至约1.8GHz的范围，也可包括甚至更高的频率范围)，半导 体器件间电信号的二次电容耦合也很显著。这是因为电气元件间的电容耦合 随频率线性增加。

对于形成在SOI基板上的射频(RF)开关，在顶半导体层中包括RF开 关和信号处理单元的半导体器件通过埋入绝缘体层与底半导体层电容耦合。 即使顶半导体层中的半导体器件采用约3V至约9V的电源电压，天线电路 中的瞬态信号和信号反射也可能将顶半导体层中的实际电压增加到约30V。 这样的电压条件在经受该高电压信号的器件间感生出显著的电容耦合，并在 底半导体层的上部中感生出感应电荷层，其厚度和电荷极性在顶半导体层的 半导体器件中的RF信号频率被改变。感应电荷层与顶半导体层中其它半导 体器件电容耦合，该顶半导体层包括RF开关意欲电绝缘的半导体器件。底 半导体层中的感应电荷层和其它半导体器件间的寄生电容耦合提供二次电 容耦合，其为降低RF开关效用的寄生耦合。在此情况下，虽然RF开关截 止，但是RF信号通过二次电容耦合而施加给其它半导体器件。

参看图1，现有技术的射频开关包括一组形成在绝缘体上半导体(SOI) 基板8上的串联连接的场效应晶体管。SOI基板8包括底半导体层10、埋入 绝缘体层20和顶半导体层30。顶半导体层30包括顶半导体部分32和浅沟 道隔离结构33，浅沟道隔离结构33在相邻顶半导体部分32之间设置电绝缘。 每个场效应晶体管都包括栅极电极42、栅极电介质40、栅极间隙壁(gate spacer)44和形成在顶半导体部分32中的源极区域和漏极区域(未示出)。 场效应晶体管经由一组接触通路(via)88和金属线98串联连接。接触通路 88埋在中段(MOL，middle-of-line)电介质层80中，并且金属线98形成在 互连层级(interconnect-level)电介质层90中。

可达到约+/-30V的电压幅度的高电压信号通过电容耦合在底半导体层 10的上部中感生出感应电荷层11，其由半导体器件和底半导体层10之间的 一组电容器22示意性表示。当顶半导体层30中的半导体器件电位为负电位 时，感应电荷层11包含正电荷；而当顶半导体层30中的半导体器件中电位 为正电位时，其包含负电荷。半导体器件中的高频RF信号以与该RF信号 的频率相同的频率诱发感应电荷层11的厚度以及感应电荷层中电荷极性发 生变化。

感应电荷层11中电荷消散所需的时间由RC时间常数表征，RC时间常 数由电容器组22的电容和基板电阻决定。基板电阻是感应电荷层11和电接 地之间的电阻，其典型地由半导体芯片边缘的边封(edge seal)提供。基板 电阻由感应电荷层11和电接地之间的电阻器12象征性地表示。该基板电阻 可非常高，这是因为底半导体层10典型地采用电阻率约为5Ohms-cm的高 电阻率半导体材料，以最小化涡流。此外，到边缘接缝的横向距离可达到半 导体芯片横向尺寸的一半，例如，约1cm的量级。

这样大的基板电阻12增加了感应电荷层11中电荷消散的RC时间常数， 使其超过了RF信号周期的时间。因为RC时间常数大可有效地阻止感应电 荷层11中的电荷消散，所以即使在RF开关截止状态期间，顶半导体层30 中的半导体器件和底半导体层10之间的电容耦合也会导致信号损耗。此外， 寄生的RF信号通过感应电荷层11通过半导体器件的二次电容耦合引入由 RF开关与RF信号断开的半导体器件中。