[发明专利]制造半导体装置的方法

说明书

技术领域

本发明涉及制造半导体装置的方法。

背景技术

半导体集成电路(IC)产业已经历过快速的成长。IC材料和设计的技术进 步使得IC的生产世代不停地推新，每个世代都较前个世代有更小的元件尺 寸及更复杂的电路。然而，这些进步也增加了制造IC工艺的复杂性，因此 IC工艺也需要有同样的进展才能实现更先进的集成电路IC工艺。

在IC革新的过程中，功能密度(也即每个芯片区域上互连装置的数量) 已普遍地增加，然而几何尺寸(也即在工艺中所能创造的最小元件(或线))也越 来越小。这些缩小尺寸的工艺通常能增加生产效能并提供较低的相关成本。 这样的微缩化也产生相对较高的功率消耗(power dissipation)值，其可使用低 功率消耗的装置，例如互补型金属氧化物半导体(CMOS)装置来适应。CMOS 装置一般是由栅极氧化物及多晶硅栅极电极所形成。随着元件尺寸不断的缩 小，已期望使用高介电常数栅极介电质及金属栅极电极取代栅极氧化物及多 晶硅栅极电极，以增进装置的效能。然而，当将高介电常数/金属栅极元件整 合至CMOS制造流程中时，由于例如材料的相容性、复杂的工艺及热预算 (thermal budget)的各种因素而会有问题发生。举例来说，高介电常数栅极介 电质的一个问题即其热稳定度低。因此，高介电常数栅极介电质可能会在 CMOS制造流程中一个或更多个热工艺周期(例如虚置多晶质的热处理；SiGe 或间隙壁的热处理；及源极与漏极的活化处理)的过程中发生变化或受到损 坏。另外，利用光致抗蚀剂图案化金属层可能会引发光致抗蚀剂剥落 (peeling)；剥离(stripping)之后的光致抗蚀剂残余物；以及穿过光致抗蚀剂的 金属蚀刻化学物质的侵蚀。

发明内容

为了解决现有技术存在的上述问题，本发明提供一种制造半导体装置的 方法，包括：提供一具有第一区域与第二区域的半导体基底；于该第一区域 上形成一第一栅极结构，并于该第二区域上形成一第二栅极结构，该第一栅 极结构包括一第一虚置介电质与第一虚置栅极，该第二栅极结构包括一第二 虚置介电质与第二虚置栅极；从该第一栅极结构移除该第一虚置栅极与第一 虚置介电质，借此形成一第一沟槽，并从该第二栅极结构移除该第二虚置栅 极与第二虚置介电质，借此形成一第二沟槽；形成一栅极层以填充部分该第 一与第二沟槽，该栅极层包括一高介电常数介电层；形成一材料层以填充剩 余的该第一与第二沟槽；移除部分该材料层，使该材料层的剩余部分保护该 栅极层分别位于该第一与第二沟槽底部的一第一部分；移除该栅极层的一第 二部分；分别从该第一与第二沟槽移除该材料层的剩余部分；以及在该第一 沟槽中形成一第一金属栅极，并在该第二沟槽中形成一第二金属栅极。

本发明也提供一种制造半导体装置的方法，包括：提供一具有第一区域 与第二区域的半导体基底；于该第一区域上形成一第一栅极结构，并于该第 二区域上形成一第二栅极结构，该第一栅极结构包括一第一虚置栅极，且该 第二栅极结构包括一第二虚置栅极；从该第一栅极结构移除该第一虚置栅 极，借此形成一第一沟槽；形成一第一金属层以填充部分该第一沟槽；于该 第一金属层上形成一第一材料层，该第一材料层实质上填充剩余的该第一沟 槽；移除该第二区域上的该第一金属层与第一材料层；从该第二栅极结构移 除该第二虚置栅极，借此形成一第二沟槽；形成一第二金属层以填充部分该 第二沟槽；于该第二金属层上形成一第二材料层，该第二材料层实质上填充 剩余的该第二沟槽；移除该第一与第二沟槽外侧的该金属与材料层；从该第 一沟槽移除该第一材料层，并从该第二沟槽移除该第二材料层；以及形成一 第三金属层以实质上填充该第一与第二沟槽。