[发明专利]扫描寄存器、扫描链、芯片及其测试方法

说明书

技术领域

示例实施例涉及芯片测试领域，具体地讲，涉及一种用于芯片扫描测试(scan test)的扫描寄存器、一种包括所述扫描寄存器的扫描链、一种包括所述扫描链的可测试芯片以及一种测试所述可测试芯片的方法。

背景技术

随着半导体技术的发展，芯片的集成度得到极大地提高，已经开发出具有亚微米量级的元件的芯片。通常，在半导体芯片的制造过程中，为了提高芯片的可测试性，在晶片上形成多个功能性模块的同时，形成用于测试功能性模块是否正常运行的扫描测试的扫描测试电路(扫描链)。

图1是示意性示出传统的扫描测试电路(扫描链)的电路图，图2是示意性示出传统的扫描寄存器的电路图。

如图1中所示，在传统的扫描测试电路中，包括多个级S1、S2，所述多个级中的每个级(例如，级S1)包括连接到功能路径和扫描路径的扫描寄存器(SDFF)(例如，SDFF 1_1)。功能路径由一个或多个功能性模块组成，用以实现芯片的预定功能。扫描路径包括串联连接的多个缓冲器(buffer)。

多个SDFF中的每个SDFF(例如，SDFF 1_1)包括：数据端(D端)，用于接收数据信号；扫描输入端(SI端)，用于接收扫描信号；扫描使能端(SE端)，用于接收扫描使能信号；时钟端(CK端)，用于接收时钟信号；复位端(RN端)，用于接收复位信号；输出端(Q端)，用于根据扫描使能信号和时钟信号来选择性地输出数据信号或扫描信号。通常，将如图1中所示的用于芯片的扫描测试的电路称为扫描链。

如图2所示，传统的SDFF(例如，SDFF 1_1)由作为两路选通器的输入单元10和作为D触发器的触发器单元20组成。

对于SDFF的动态功耗，主要是由于对SDFF所连接的功能路径和扫描路径中的负载电容器进行充电而产生的功耗。当负载电容器两端的状态不断地翻转，即在逻辑高电平和逻辑低电平之间跳变时，动态功耗可以表示为CV²f，其中，C为电容器的电容，V为电容器两端的电压差，f为状态翻转的频率。因此，随着电压电容器两端的状态翻转的频率的增加，动态功耗增加。

再次参照图1，在传统的扫描链中，每个SDFF(例如，SDFF 1_1)的Q端连接到功能路径的输入端和扫描路径的输入端。因此，在扫描测试时，由于SDFF的Q端的状态是不断翻转的，所以在与Q端连接的功能性路径和扫描路径中的元件的状态也是不断翻转的，这样的状态翻转会增加芯片测试时的动态功耗，并增加电压降低(IR-drop)的影响。另外，在完成了扫描测试之后芯片正常工作时，不再使用扫描链，但是Q端的状态翻转依然会使扫描路径中的元件的状态翻转。这样的状态翻转也导致了动态功耗的增加。因此，在不影响芯片的测试和/应用的前提下，尽可能地减小状态翻转的频率，以减小动态功耗。

在传统的电路设计中，将组成当前级(S1)的扫描路径的缓冲器设置在下一级(S2)的附近，或者在下一级S2附近没有足够的空间设置缓冲器时，会将当前级(S1)的扫描路径的缓冲器随机设置在其他位置。因此，使得从图中的A点至B点之间布线变长，很长的布线会带来寄生电容的问题，从而影响到功能路径的信号时序。

另外，为了克服芯片中的电压降(IR-Drop)的问题，通常采用较高的电压进行驱动。而，如上所述，随着V的增加，动态功耗增加。因此，需要在克服电压降的同时尽可能地减小电压V，以减小动态功耗。

发明内容

示例实施例的目的在于克服传统技术中的上述和其他缺点。为此，示例实施例提供了一种用于芯片扫描测试的扫描寄存器、一种包括所述扫描寄存器的扫描链、一种包括所述扫描链的可测试芯片以及一种测试所述可测试芯片的方法。

根据示例实施例的一方面，提供一种扫描寄存器，所述扫描寄存器包括：输入单元，接收数据信号和扫描信号，并根据扫描使能信号来输出接收的数据信号或扫描信号；触发器单元，接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号来输出接收的数据信号或扫描信号；输出单元，包括数据输出端和扫描输出端，所述输出单元接收来自所述触发器单元的数据信号或扫描信号，并根据扫描使能信号通过所述数据输出端输出接收的数据信号或者通过所述扫描输出端输出接收的扫描信号。

根据示例实施例，当扫描使能信号处于逻辑高电平时，所述输入单元输出接收的扫描信号；当扫描使能信号处于逻辑低电平时，所述输入单元输出接收的数据信号。

根据示例实施例，所述触发器单元为根据时钟信号上升沿或下降沿触发的D触发器。