[发明专利]基于E1/T1电路的物理交换系统

说明书

技术领域

本发明涉及网络交换技术领域的一种物理层交换系统，具体涉及一种基于 E1/T1通信线路的物理层交换系统。

背景技术

现有交换技术一般都是指OSI模型(开放式系统互联参考模型)中二层以上 的交换，而第一层即物理层的交换却很少涉及。但是，在某些环境中，我们迫 切需要物理交换机来提高工作的自动化程度或者实现对多个设备的实时监控， 如某些实验室的实验设备可能需要频繁地在不同的终端上进行连接和控制，使 用物理交换机就可以自动的完成连接，而不再需要采用低效率的人工插拔接口 的方式进行操作。如图1所示即是物理交换机的一种典型的应用示例。

E1/T1是基于PCM脉宽调制技术的时分复用的数字通信技术标准，其中， E1采用PCM30/32帧结构，其数据速率为2.048Mbps，而T1采用PCM24帧结 构，其数据速率为1.544Mbps。采用E1/T1通信标准就可以实现以上所述的物理 交换机。目前通用的物理交换机在工作时，首先是对E1/T1接口收到的信号按 E1/T1的帧格式进行解析，查找相应输出端口，然后重新将数据打包封装后发送 出去，这样的操作会带来如下缺点：信号交换的延时非常大，达到毫秒级以上， 在时延敏感的环境中不太适用；控制模块的数据处理过程复杂，必须选用成本 较高的设备进行系统设计；交换配置过程复杂，交换系统设备易用性不好；并 且现有的E1/T1交换系统设备接口数目较少，扩展性不好，而且使用成本较高， 以MRV公司的最大系统NC316-288为例，它的最大接口数目仅为288个，而 且它是机框(chassis)形式的，扩展性和使用方便性方面不足，在接口数目更多的 环境中也不适用。

发明内容

本发明的目的在于提出一种基于E1/T1电路的物理交换系统，其可实现512 ×512路E1/T1信号的交换，且信号交换迅速，扩展性良好，从而可克服现有技 术中的不足。

为实现上述发明目的，本发明采用了如下技术方案：

一种基于E1/T1电路的物理交换系统，其特征在于，该系统包括主交换系 统以及复数个独立从交换系统，各从交换系统分别或同时与主交换系统自由连 接，主交换系统与一工作站终端连接，且每个从交换系统拥有最多64路E1/T1 信号接口，从交换系统接收来自E1/T1信号接口的信号，并将信号以时分复用 的方式传输给主交换系统，同时，从交换系统接收来自主交换系统的输出信号， 并按信号中的通道号信息，将信号分成最多64路E1/T1信号由E1/T1信号接口 发送出去。

具体而言，所述主交换系统包括一处理器单元，该处理器单元通过一主交 换/控制逻辑单元与至少一个主从模块连接单元连接，该主从模块连接单元与从 交换系统连接。

所述主交换系统还包括存储单元、时钟模块及电源模块，该存储单元、时 钟模块和电源模块分别与处理器单元连接。

所述主交换/控制逻辑单元为一FPGA，该FPGA内设置交换配置表，该交 换配置表包括：

一活动表，用于当前数据交换用；

一备份表，用于配置更改和交换配置表的备份；

该活动表和备份表可相互切换，且其切换动作可在一个内部时钟周期内完 成。

所述从交换设备包括一FPGA、一主从模块连接器、一时钟模块、一电源模 块及最多64路E1/T1信号接口，FPGA通过主从模块连接器与主交换系统连接， 各E1/T1信号接口与FPGA连接。

所述从交换设备在采集由E1/T1信号接口输入的信号时，其FPGA中的数 据采样逻辑中使用内部时钟同时采样E1/T1时钟和数据信号，并根据E1/T1时 钟信号的采样结果来决定采样E1/T1数据信号的时刻，上述E1/T1时钟和数据 信号的频率低于内部时钟的频率。

所述从交换设备中设有一时钟校正电路，该时钟校正电路包括一弹性缓冲 器，该弹性缓冲器设置在从交换系统的数据输出逻辑部分，待输出的数据先写 到该弹性缓冲器内，然后以输出时钟的上升沿做使能信号将数据读出，并按照 E1/T1的标准将数据和时钟发出。

所述从交换设备的数量在8个以下。