[发明专利]基于电容耦合模式的差分电流型片上时钟树

说明书

技术领域

本发明属于集成电路设计领域，用于高速超大规模集成电路的时钟树设计。具体涉及一种利用电容耦合方式传递差分电流信号，进而实现高速时钟信号传播的时钟树结构。

背景技术

在大规模同步集成电路中，时钟作为所有电路工作的统一时标而显得异常重要。为了保证在电路的每个角落都能获得同步的时钟信号，在传统的芯片设计中，通常专门将时钟的分布与传播组成树形结构，通过路径上缓冲器的插入来保证时钟树的每个叶节点到根节点具有接近的传播延迟，使得任何一块逻辑电路的时钟输入得以同步。

图2表示的是一种传统的电压型时钟树结构，由于时钟传播路径的不同，从时钟树的根节点到叶节点之间可能插入不同数目的缓冲器，用以保证叶节点时钟的同步特性。

图3表示的是传统的电压型缓冲器结构，其中A为符号表示，B为电路结构，C表示了单级电压型缓冲器的负载情况。由于时钟信号以单端大电压摆幅信号的形式在这条驱动链上传播，因此对于一个给定的频率为f的时钟信号而言，如果其信号摆幅为V，负载为C_load，则单级电压型缓冲器的动态功耗开销如表达式[1]所示：

P＝C_lood×f×V²                           [1]

而如果一条时钟传播路径上需要插入n个电压型缓冲器，则该时钟传播路径上的动态功耗开销如表达式[2]所示：

∑P＝n×C_load×f×V²+C_leaf-load×f×V²    [2]

其中C_leaf-load为次级叶节点驱动终端叶节点的容性负载。整个时钟树的功耗开销则与时钟树的拓扑结构有关。而且，一般情况下高速的时钟源均是以差分的方式工作的，因此在这种时钟树结构下，就必须在时钟源的输出端使用专门的差分转单端电路来产生大摆幅的单端时钟信号。

从表达式[2]中不难看出，∑P表达式中的几个构成因素都对时钟树的工作频率和功耗起到很大的影响。随着集成电路制造工艺水平的不断进步，减小特征尺寸能够在一定程度上减小单个缓冲器的负载电容，使得时钟树的最高工作频率有所增加，但是工作电压的降低却不能与特征尺寸的缩减同步，加之应用对芯片工作频率需求的不断提升，以及芯片尺寸的不断加大，这些因素都使得时钟树的功耗急剧增加，已经成为芯片功耗的主要组成部分。有统计显示，在大多数超大规模集成电路中，时钟树的功耗开销已经占到了全芯片功耗的三分之一以上。由此可见，降低时钟树的功耗开销对于优化全芯片的功耗性能和提升工作频率有着重要的作用。

发明内容

为了降低时钟树的功耗开销，需要在时钟信号的传播方式和时钟树的结构组成上进行革新，利用新的技术手段来实现新型的低功耗时钟树。

在前文给出的时钟树的动态功耗∑P的表达式[2]中，功耗与信号摆幅V的平方成正比，因此降低信号摆幅是最直接的设计考虑。基于这个思想，本发明利用下面几项技术提出一种新型时钟树的结构：

1.直接使用时钟源产生的差分电压时钟信号作为时钟树的输入，省去了在时钟树输入端的差分转单端的环节；

2.将时钟源产生的时钟差分电压信号转换为差分电流信号，利用差分电流代替单端电压作为时钟信号的载体，显著的降低传输线上信号的电压摆幅，从而降低驱动器的动态功耗；

3.采用微小的差分电流信号传播时钟，传输线上信号的差模电压摆幅很低，可以实现传输过程中较低的动态功耗开销；

4.差分电流接收端使用电容耦合，使得整个流经片上传输线的电流回路上不存在直流电流，可以实现信号传输过程中较低的静态功耗开销；

5.接收端将差分电流信号转换为差分电压信号，使用专门的差分转单端电路实现大电压摆幅单端时钟信号的恢复，从而能够有效兼容电压型逻辑电路；

6.差分电流信号的抗干扰能力强，并且信号的驱动能力仅与驱动电流的大小相关，从时钟树的根节点到叶节点不再需要信号复制，不需要在路径中插入缓冲器，可以实现“根节点-叶节点”的直接通路，实现更为简单的时钟树结构；

7.作为一种片上的互连结构，其传输尺度仅于数十个毫米以内，差分电流信号传输所需要的驱动能力很小，传输路径上的功耗开销进一步降低，同时有利于实现高频时钟的传播。