[发明专利]一种高精度迟滞比较器电路及其工作方法无效
申请号: | 200910228741.4 | 申请日: | 2009-11-25 |
公开(公告)号: | CN101783661A | 公开(公告)日: | 2010-07-21 |
发明(设计)人: | 林鹏程;戴宇杰;吕英杰;张小兴 | 申请(专利权)人: | 天津南大强芯半导体芯片设计有限公司 |
主分类号: | H03K5/22 | 分类号: | H03K5/22 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 300457 天津市*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高精度 迟滞 比较 电路 及其 工作 方法 | ||
1.一种高精度迟滞比较器电路,包括输入信号VP端子、输入信号VN端子、电源电压VDD端子、输出电压VOUT端子,其特征在于它包括迟滞电压生成单元和比较器单元;其中,所说的迟滞电压生成单元的输入端连接输入信号VN端子、电源电压VDD端子、输出电压VOUT端子和地,其输出端连接比较器单元的负向输入端;所说的比较器单元的正向输入端连接输入信号VP端子,其输出端连接输出电压VOUT端子。
2.根据权利要求1中所述一种高精度迟滞比较器电路,其特征在于所说的迟滞电压生成单元由电阻R1、PMOS开关管M1、NMOS开关管M2、电流源I1、电流阱I2构成;其中,所说的电阻R1一端连接输入信号VN端子,另一端与PMOS开关管M1的漏端、NMOS开关管M2的漏端以及比较器单元的负向输入端连接;所说的电流源I1的输入端与电源电压VDD端子连接,其输出端连接PMOS开关管M1的源极;所说的电流阱I2的输入端连接NMOS开关管M2的源极,其输出端接地;所说的PMOS开关管M1的栅极与NMOS开关管M2的栅极以及比较器单元的输出端连接。
3.根据权利要求1中所述一种高精度迟滞比较器电路,其特征在于所说的比较器单元由比较器COMP构成;其中,所说的比较器COMP的正向输入端连接输入信号VP端子,其负向输入端连接迟滞电压生成单元中PMOS开关管M1的漏极、NMOS开关管M2的漏极及电阻R1的一端,其输出端与输出电压端子VOUT连接。
4.根据权利要求1中所述一种高精度迟滞比较器电路,其特征在于它适用于迟滞比较器电路。
5.一种高精度迟滞比较器电路的工作方法,其特征在于它包括以下步骤:
①输入信号端子VN采集待比较输入信号电压,经过迟滞电压生成单元,产生一个电压信号VNX,VNX受开关管M1与M2的控制,在开关管M1导通、M2截止时,VNX=VN+I1*R1;在开关管M1截止、M2导通时,VNX=VN-I2*R1;
②输入信号端子VP采集输入参考电压,与信号电压VNX经过比较器COMP比较后,输出比较结果VOUT,输出电压VOUT返回去控制开关管M1与M2;
③当VP>VNX时,VOUT输出为高电平,此时M1截止、M2导通,VNX=VN-I2*R1,此时要想使VOUT翻转为低电平,VP需小于VN-I2*R1,即VP比VN小I2*R1,这样就形成了下降时的迟滞电压;当VP<VNX时,VOUT输出为低电平,此时M1导通、M2截止,VNX=VN+I1*R1,此时要想使VOUT翻转为高电平,VP需大于VN+I1*R1,即VP比VN大I1*R1,这样就形成了上升时的迟滞电压;且迟滞电压只受I1*R1及I2*R1影响。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津南大强芯半导体芯片设计有限公司,未经天津南大强芯半导体芯片设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910228741.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:印刷线路板芯片正装倒T型散热块全包覆封装结构
- 下一篇:凹凸棒皮革杀菌防霉剂