[发明专利]一种二乘二取二主备控制切换系统和方法

说明书

技术领域

本发明涉及铁路通信技术领域，更具体地说，涉及一种二乘二取二主备 控制切换系统和方法。

背景技术

当今的铁路通信通常使用铁路信号控制系统完成相关信号设备的控制功 能，目前铁路信号控制系统中推荐采用二乘二取二系统，系统采取由两套完 全相同的安全控制系构成，每个系由两个CPU协同工作，每个CPU独立完成数 据输入、逻辑运算、结果输出功能当且仅当两个CPU的输入和逻辑运算结果 完全相同时，本系才能正常工作。

其中任一套安全控制系统可单独工作，两套系统互为热备用，保证系统 在其中一系出现故障的情况下能够继续正常工作。在所述二乘二取二系统正 常运行时，每系的工作状态为主系、从系或待机中的一种。运行过程中，每 系需要结合双系运行情况实时调整自身的工作状态，以保证在系统单点故障 时能及时切换主控单元，目前的二乘二取二系统使用的主备控制切换系统主 要是通过信号线连接，基于独立的判决模块实现，如图1所示的控制系统是一 种典型的基于独立判决模块实现的二乘二取二系统。

然而，此种切换结构和切换方法存在由于判决模块的故障而影响系统系 统正常控制功能的问题，并且主备切换误动作的概率较大，不能满足控制系 统安全切换的要求。

发明内容

有鉴于此，本发明提供一种二乘二取二主备控制切换系统和方法，以实 现主备控制切换不受判决模块故障影响和降低主备切换的误动作率。

一种二乘二取二主备控制切换系统，包括：两个相同的控制系，每个控 制系分别设有第一CPU和第二CPU：

本系通信模块，设在所述两个CPU之间，用于第一CPU获取所述第二 CPU中的运行状态数据；

系间通信模块，用于第一CPU获取另一系的系间通信模块所传输的另一 系第一CPU的运行状态数据；

所述第一CPU，用于接收同一计算周期内系间通信模块传送的数据，并 校验接收的数据的真实性、正确性和有序性，并输出数据；

计算第一CPU本系运行状态数据和所述输出数据，得到本系预控制状态；

接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校 验，并将校验后的数据与所述第一CPU的本系预控制状态比较和计算，生成 目标控制结果；

根据所述目标控制结果进行状态切换。

优选地，所述系统还包括：与所述控制系连接的外通信模块，用于更新 输入输出设备受控状态信息，作为计算预控制状态的参考信息和系间通信模 块故障辅助信息。

优选地，所述本系通信模块具体为双口随机存储器DPRAM；

所述系间通信模块和所述外通信模块具体为双口随机存储器DPRAM和 输入/输出IO通信板。

优选地，所述CPU与系间通信板通过VME总线连接；所述DPRAM与 IO通信板经过光纤连接。

优选地，所述数据校验具体为校验数据的真实性、正确性和有序性。

一种二乘二取二主备控制切换方法，应用于所述二乘二取二主备控制切 换系统，所述系统包括两个控制系，每个控制系均包括第一CPU和第二CPU， 包括：

所述第一CPU接收同一计算周期内另一系CPU的运行状态数据，并校验 接收的数据的真实性、正确性和有序性，并输出数据；

计算本系运行状态数据和所述输出数据，得到本系预控制状态；

接收所述第二CPU计算得到的预控制状态数据并校验，并将校验后的数 据与所述第一CPU的本系预控制状态比较和计算，生成目标控制结果；

根据所述目标控制结果进行状态切换。

优选地，所述方法还包括，

更新受控状态信息，作为计算本系的预控制状态的参考信息和系间通信 模块故障辅助信息。

优选地，所述数据校验具体为校验数据的真实性、正确性和有序性。