[发明专利]一种无CMP的适用于后栅工艺的平坦化制备工艺

权利要求书

1.一种适用于后栅工艺无CMP平坦化的制备工艺，其主要步骤包括：

1)在局部氧化隔离或浅槽隔离完成后，形成多晶硅假栅或氮化硅假栅/高K栅介质集成结构，接着形成源/漏延伸区和氮化硅侧墙、或形成源/漏延伸区和低温氧化硅侧墙，然后形成源/漏区和硅化物接触；

2)在硅化物接触形成后，于250-450℃下沉积氮化硅薄膜，沉积氮化硅的薄膜厚度为15-30nm；接着在250-450℃下沉积低温氧化硅，沉积的氧化硅薄膜厚度为500-1000nm；

3)旋涂一次光刻胶，光刻胶的厚度为250-400nm，于115-130℃烘烤；

4)回刻一次光刻胶，采用CF₄/CHF₃/O₂/Ar混合气体的干法刻蚀，至多晶硅假栅或氮化硅假栅/高K栅介质上的低温氧化硅露头；

5)回刻光刻胶和低温氧化硅，采用CF₄/CHF₃/Ar并加入体积比4％-8％O₂的混合气体，反应离子刻蚀或感应耦合等离子体刻蚀使光刻胶与低温氧化硅的刻蚀速率比为1∶2-1∶4，刻至有源区上只留下少量光刻胶；

6)用3^#液剥离残存的光刻胶和3^#液清洗；

7)旋涂第二次光刻胶，操作条件同步骤3；

8)回刻第二次光刻胶，操作条件同步骤4；

9)回刻光刻胶和低温氧化硅，采用CHF₃/O₂/Ar加入体积比10％-20％CF₄的混合气体，反应离子刻蚀或感应耦合等离子体刻蚀使光刻胶与低温氧化硅刻蚀速率比为0.9∶1-1.1∶1，刻至有源区上只留下少量光刻胶，实现了平坦化；

10)去胶清洗，操作条件同步骤6；

11)回刻低温氧化硅和Si₃N₄薄膜，采用CF₄/Ar混合气体的反应离子刻蚀或感应耦合等离子体刻蚀直至多晶硅假栅或氮化硅假栅电极露头为止；

12)除净多晶硅假栅或氮化硅假栅电极；

13)沉积所需要的金属栅薄膜。

2.根据权利要求1所述的制备工艺，其中，步骤1中的隔离氧化硅膜厚为200-350nm；多晶硅假栅或氮化硅假栅/高K栅介质结构中假栅电极厚度为50-200nm。

3.根据权利要求1所述的制备工艺，其中，步骤1中的高栅K栅介质为HfO₂、ZrO₂、HfAlO、HfSiO、HfAlON、HfSiON、HfSiAlON、HfTaO、HfTaON、HfLaO或HfLaON，高栅K栅介质的物理厚度为1.5-4.0nm。

4.根据权利要求1所述的制备工艺，其中，步骤1中的硅化物接触为NiSi、CoSi₂、PtSi或ErSi₂。

5.根据权利要求1所述的制备工艺，其中，步骤2中的Si₃N₄是等离子增强化学气相沉积Si₃N₄，或Celera应力Si₃N₄；低温氧化硅是低压化学气相沉积SiO₂，或是等离子增强化学气相沉积SiO₂，或高密度等离子体化学气相沉积SiO₂。

6.根据权利要求1所述的制备工艺，其中，步骤4中光刻胶的回刻是等离子刻蚀、反应离子刻蚀或感应耦合等离子体刻蚀。

7.根据权利要求1所述的制备工艺，其中，步骤12中除净多晶硅假栅电极，是采用Cl₂/HBr混合气体的等离子或反应离子或感应耦合等离子体干法刻蚀或湿法腐蚀；除净氮化硅假栅电极是采用磷酸湿法腐蚀或氟基干法刻蚀。

8.根据权利要求1所述的制备工艺，其中，步骤13中金属栅的沉积是采用物理溅射、原子层沉积或化学气相沉积，金属栅电极材料是金属氮化物、掺杂元素的合金、难熔金属或贵金属。