[发明专利]内存控制器

说明书

技术领域

本发明涉及计算机领域，并且特别地，涉及一种内存控制器。

背景技术

内存是计算机上重要的存储设备之一，在计算机的运行过程中，通常 会频繁地对内存进行访问。

为了保证计算机的正常运行，通常需要设置内存控制器对内存进行控 制。具体的控制主要包括：对内存设备进行初始化、根据内存的状态向内 存发送各种命令，从而对内存的运行状态进行控制并实现内存的访问等。

在实际应用中，内存控制器决定了计算机系统所能使用的最大内存容 量、内存bank数、内存类型、内存速度和数据宽度等重要参数。在内存控 制器参数确定的情况下，考虑到成本、技术等方面的原因，内存控制器可 支持的内存条数目是有限的，通常情况下，一个内存控制器只能控制一根 或两根内存条。为了支持更多内存的并行访问，目前主要的实现方式是对 每个内存均设置一个相应的内存控制器。

在大容量、高带宽访问的存储环境中，所需求的内存容量很大，通常 会使内存的容量成为系统运行的瓶颈。此时就需要对内存进行扩容。但是， 原有的内存控制器已经固化集成，无法满足内存的扩容需求，如果对内存 进行扩容就需要重新设计系统，添加或更换新的内存控制器，这样才能达 到提高存储容量的目的。由于内存控制器是固化集成的，所以这种方式不 仅设计灵活性很差，而且会增加内存扩容的成本。

针对相关技术中内存控制器配置不够灵活导致内存更新成本高的问 题，目前尚未提出有效的解决方案。

发明内容

考虑到相关技术中内存控制器配置不够灵活导致内存更新成本高的问 题，本发明的目的在于提供一种内存控制器，以解决上述问题。

根据本发明的内存控制器基于现场可编程门阵列实现，该内存控制器 包括：

数据通道接口模块，用于根据内存所选用的颗粒规格将来自内存读引 擎和/或内存写引擎的访问请求的线性地址转换为段地址形式的地址，并控 制访问请求、待写入数据的存储；

地址存储模块，用于在数据通道接口模块的控制下存储由数据通道接 口模块转换后的访问请求；

数据存储模块，用于在数据通道接口模块的控制下存储来自内存写引 擎的待写入数据；

状态机模块，用于根据内存的内部状态发送内存操作命令以及地址存 储模块中存储的访问请求，其中，在发送的访问请求为写请求的情况下， 状态机模块进一步控制数据存储模块中存储的待写入数据的调度；

物理接口模块，用于根据内存的数据要求对状态机模块发送的访问请 求和待写入数据进行转换处理并发送至内存，并且用于根据内存控制器的 数据要求对来自内存的数据进行转换并发送至数据通道接口模块。

其中，数据通道接口模块还可用于根据内存的突发长度要求，对来自 自内存读引擎和/或内存写引擎的访问请求进行分解。

并且，数据通道接口模块还可用于对地址存储模块和数据存储模块的 存储状态进行监控。

此外，状态机模块还可用于在内存启动之前，根据内存的参数对内存 进行初始化，并在内存启动后对内存进行周期性刷新。

此外，状态机模块还可用于保持内存中指定数目的bank处于活动状态。

此外，状态机模块还可用于对地址存储模块中存储的访问请求的地址 进行译码，并发送译码后的访问请求。

优选地，数据存储模块和地址存储模块均可以为先入先出存储器。

另外，上述段地址形式的地址可包括以下信息：内存的bank地址、行 地址、列地址、以及片选信号。

借助于本发明的技术方案，通过现场可编程门阵列实现了内存控制器， 不仅降低了内存控制器本身的实现成本，而且能够借助现场可编程门阵列 的特性提高系统设计的灵活度，以简单的方式对内存实现一对多的管理， 有效降低了内存扩容所需的成本。

附图说明

图1是根据本发明实施例的内存控制器的结构框图；

图2是根据本发明实施例的内存控制器对多条内存进行管理的示意 图。

具体实施方式